• 한국재료학회지
• /
• 제25권9호
• /
• pp.429-434
• /
• 2015

Resistance switching memory cells were fabricated using atomically dispersed Pt-$SiO_2$ thin film prepared via RF co-sputtering. The memory cell can switch between a low-resistance-state and a high-resistance-state reversibly and reproducibly through applying alternate voltage polarities. Percolated conducting paths are the origin of the low-resistance-state, while trapping electrons in the negative U-center in the Pt-$SiO_2$ interface cause the high-resistance-state. Intermediate resistance-states are obtained through controlling the compliance current, which can be applied to multi-level operation for high memory density. It is found that the resistance value is related to the capacitance of the memory cell: a 265-fold increase in resistance induces a 2.68-fold increase in capacitance. The exponential growth model of the conducting paths can explain the quantitative relationship of resistance-capacitance. The model states that the conducting path generated in the early stage requires a larger area than that generated in the last stage, which results in a larger decrease in the capacitance.

• 폴리머
• /
• 제36권4호
• /
• pp.519-524
• /
• 2012

공액고분자 전해질 전자수송층을 이용하는 고분자 발광소자의 정전용량을 측정하는 것은 전류밀도-전압-발광특성을 측정하는 방법과 더불어 전자수송층으로서 공액고분자 전해질의 기능을 이해하기 위한 소자물리 연구에서 중요한 정보를 제공해준다. 본 연구에서는 고분자 전해질의 반대 이온의 종류에 따라 저주파수 영역에서 정전용량의 거동이 변화하는 것으로부터 전하 주입의 메카니즘에서 차이점이 있음을 분석하였다. 정전용량 모델을 이용한 분석은 전자주입 메카니즘이 음극/전자수송층/발광층 사이의 계면에서 발생하는 쌍극자 배열 또는 전하수송체의 축적에 의한 것임을 나타내었다.

• 한국전자파학회논문지
• /
• 제21권3호
• /
• pp.262-268
• /
• 2010

본 논문에서, 부성 저항 특성을 갖는 능동 커패시턴스 회로를 이용한 고출력 능동 가변 대역 통과 여파기는 동축형 유전체 공진기와 버랙터 다이오드를 사용하여 설계하였으며, 셀룰러 TX, RX 대역을 모두 가변할 수 있도록 설계하였다. 능동 커패시턴스 회로의 직렬 피드백 구조는 가변 대역 통과 여파기의 버랙터 다이오드로부터 생기는 손실을 보상함과 동시에 고출력 특성을 갖도록 하기 위해 $P_{1dB}$가 32 dBm인 GaAs HFET을 사용하였다. 버랙터 다이오드는 고선형 특성을 갖도록 하기 위해 back-to-back 구조를 사용하였다. 제작된 2단 능동 가변 대역 통과 여파기는 셀룰러 대역인 800 MHz에서 900 MHz를 가변하며, 각각 25 MHz 대역폭으로 TX 대역 836 MHz에서 0.48 dB 삽입 손실 특성을 나타냈으며, RX 대역 881.5 MHz에서 0.39 dB 삽입 손실 특성을 나타내었다. $P_{1dB}$특성은 TX 및 RX 대역에서 각각 19.5 dBm과 23 dBm을 얻었다.

• 한국정보통신학회논문지
• /
• 제8권4호
• /
• pp.821-825
• /
• 2004

본 연구는 에치스토퍼를 기존의 방식과 다르게 적용하여 수소화 된 비정질 실리콘 박막 트랜지스터의 제조공정을 단순화하고, 박막 트랜지스터의 게이트와 소오스-드레인간의 기생용량을 줄인다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층 , 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 n+a-Si：H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 n+a-Si：H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 이렇게 제조하면 기존의 박막 트랜지스터에 비하여 특성은 같고, 제조공정은 줄어들며, 또한 게이트와 소오스-드레인간의 기생용량이 줄어들어 동작속도를 개선시킬 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 하계학술대회 논문집
• /
• pp.354-357
• /
• 2002

Thermally grown gate oxide on 4H-SiC wafer was investigated. The oxide layers were grown at l150$^{\circ}C$ varying the carrier gas and post activation annealing conditions. Capacitance-Voltage(C-V) characteristic curves were obtained and compared using various gate electrode such as Al, Ni and poly-Si. The interface trap density can be reduced by using post oxidation annealing process in Ar atmosphere. All of the samples which were not performed a post oxidation annealing process show negative oxide effective charge. The negative oxide effective charges may come from oxygen radical. After the post oxidation annealing, the oxygen radicals fixed and the effective oxide charge become positive. The effective oxide charge is negative even in the annealed sample when we use poly silicon gate. Poly silicon layer was dope by POCl$_3$ process. The oxide layer may be affected by P ions in poly silicon layer due to the high temperature of the POCl$_3$ doping process.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 B
• /
• pp.848-850
• /
• 2002

Single phase induction motor is directly used usual source, it can be a source of an appliance such as mechanical fan, refrigerator, washing machine, etc. Especially capacitor-run single phase induction motor is suitable to make more inexpensive and high efficient products because it is more high efficiency, and good to start than other single phase induction motors. Generally, voltage and current of capacitor-run single phase induction motor transfer to the part of positive phase and negative phase based on two motor theory. In this paper, we simulate the torque characteristics to capacitance variation from single phase induction motor's equivalent circuit. Through the test using the real motor, we compare and investigate the maximum torque of run state related with capacitance and the adequacy of the converted model.

• 전기학회논문지P
• /
• 제54권4호
• /
• pp.163-170
• /
• 2005

This paper deals with an improved fault location algorithm with compensation ground capacitance through distributed parameter for a long parallel T/L. For the purpose of fault locating algorithm non-influenced by source impedance and fault resistance, the loop method was used in the system modeling analysis. This algorithm uses a positive and negative sequence of the fault current for high accuracy of fault locating calculation. Power system model of 160km and 300km long parallel T/L was simulated using EMTP software. To evaluate of the proposed algorithm, we used the several different cases 64 sampled data per cycle. The test results show that the proposed algorithm was minimized the error factor and speed of fault location estimation.

• 전자공학회논문지
• /
• 제51권7호
• /
• pp.82-88
• /
• 2014

본 논문에서는 두 개의 이득 값을 가지는 전압제어발진기를 이용하여 루프필터 커패시턴스 유효 용량을 배가 시켜 칩 크기를 줄일 수 있는 위상고정루프를 제안하였다. 제안된 위상고정루프에서는 양/음의 두 개의 이득 값을 가지는 전압제어발진기로 루프 필터의 커패시턴스 유효 용량을 배가 시켜 루프필터 커패시터 크기를 1/10로 줄였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 기존 구조와 같은 잡음 특성과 위상고정 시간을 보여주었다.

• 한국전자파학회논문지
• /
• 제15권6호
• /
• pp.590-598
• /
• 2004

저잡음 특성과 함께 부성 저항과 수동 캐패시턴스의 특성을 보이도록 설계된, 직렬 피드백 회로를 이용한 FET능동 캐패시턴스 회로를 심도 있게 분석하였고, 이를 저잡음 능동 대역통과 여파기에 적용하였다. 부성저항을 이용한 마이크로파 대역 능동 여파기의 설계방식은 비교적 여러 차례 소개되었으나, 원하는 주파수에서 적절한 부성저항 성분을 구현하는 데에는 아직 어려움이 있으며, 이로 인한 능동 회로의 안정성 저하와 대역내 평탄도 증가 등으로 인해 실제 상용화에는 다다르지 못하고 있다. 이들 문제를 해결하고 실제 상용화에 이르기 위해서는 부성저항 회로의 세밀한 분석이 필요하며, 이를 이용한 부성저항 성분의 제어를 가능하도록 해야 한다. 이에 본 논문에서는 능동 캐패시턴스 회로의 부성저항 성분을 분석하였고, 또한 BPF의 통과대역의 평탄도를 개선할 수 있는 방법을 제시하였다. 제작된 4단 대역통과 여파기는 중심주파수 1.99 ㎓에서 60 MHz의 대역폭을 가지며, 0.67 ㏈ 삽입손실, 0.3 ㏈ 이내의 대역내 평탄도와 3.0 ㏈의 잡음 지수 특성을 보였다.

• Journal of Mechanical Science and Technology
• /
• 제17권11호
• /
• pp.1650-1658
• /
• 2003

This paper deals with a novel shunt circuit, which is capable of suppressing multimode vibration amplitudes by using a pair of piezoceramic patches. In order to describe the characteristic behaviors of a piezoelectric damper connected with a series and a parallel resistor-negative capacitor branch circuit, the stiffness ratio and loss factor with respect to the non-dimensional frequency are considered. The mechanism of the shunt damper is also described by considering a shunt voltage constrained by shunt impedance. To obtain a guideline model of the piezo/beam system with a negative capacitive shunting, the governing equations of motion are derived through the Hamilton's principle and a piezo sensor equation as well as a shunt-damping matrix is developed. The theoretical analysis shows that the piezo/beam system combined with a series and a parallel resistor-negative capacitor branch circuit developed in this study can significantly reduce the multiple-mode vibration amplitudes over the whole structural frequency range.