• 한국산학기술학회논문지
• /
• 제10권8호
• /
• pp.1962-1969
• /
• 2009

과거 20년 동안, 우리는 CPU, 메모리, 네트워크 장비 그리고 하드디스크를 포함한 컴퓨터의 주요 구성 요소에 대하여 눈부신 향상을 보아왔다. 용량 면에서의 굉장한 발전에도 불구하고, 컴퓨터의 구성요소들 중 하드디스크는 처리 시간이 가장 지연되는 장치이고, 가까운 미래에 이러한 문제가 해결될 것이라 예측하기 어렵다. 우리는 NAND 플래시메모리를 이용하여 이러한 문제를 해결하기 위한 새로운 접근 방법을 제시한다. 저장 수단으로서의 플래시 메모리 이용에 대한 연구는 현재 많이 이루어져왔으나, 그러한 연구의 대부분은 모바일이나 내장형 장치에 중점 되어있다. 우리의 연구는 기업 단위의 서버 시스템까지도 아우르는 저장 시스템으로서의 NAND 플래시 메모리를 발전시키는데 목표를 두고 있다. 본 논문은 기존의 저장 시스템 기반의 NAND 플래시 메모리의 단점을 극복하기 위하여 구조적이고 운영 가능한 메커니즘을 제시하고 평가한다.

• ETRI Journal
• /
• 제36권5호
• /
• pp.876-879
• /
• 2014

In current NAND flash design, one of the most challenging issues is reducing peak current consumption (peak ICC), as it leads to peak power drop, which can cause malfunctions in NAND flash memory. This paper presents an efficient approach for reducing the peak ICC of the cache program in NAND flash memory - namely, a program Cache Busy Time (tPCBSY) control method. The proposed tPCBSY control method is based on the interesting observation that the array program current (ICC2) is mainly decided by the bit-line bias condition. In the proposed approach, when peak ICC2 becomes larger than a threshold value, which is determined by a cache loop number, cache data cannot be loaded to the cache buffer (CB). On the other hand, when peak ICC2 is smaller than the threshold level, cache data can be loaded to the CB. As a result, the peak ICC of the cache program is reduced by 32% at the least significant bit page and by 15% at the most significant bit page. In addition, the program throughput reaches 20 MB/s in multiplane cache program operation, without restrictions caused by a drop in peak power due to cache program operations in a solid-state drive.

• 한국컴퓨터정보학회논문지
• /
• 제26권11호
• /
• pp.1-9
• /
• 2021

3D-NAND 플래시 메모리는 평면적 구조인 2D-NAND 셀을 적층하는 방식으로 단위 면적당 고용량을 제공한다. 하지만 적층 공정의 특성상 각 레이어별 또는 물리적인 셀 위치에 따라 오류 발생 빈도가 달라질 수 있는 문제가 있다. 이와 같은 현상은 플래시 메모리의 쓰기/지우기(P/E) 횟수가 증가할수록 두드러진다. SSD와 같은 대부분의 플래시 기반 저장장치는 오류 교정을 위하여 ECC를 사용한다. 이 방법은 모든 플래시 메모리 페이지에 대하여 고정된 데이터 보호 강도를 제공하므로 물리적 위치에 따라 오류 발생률이 각기 다르게 나타나는 3D NAND 플래시 메모리에서는 한계를 보인다. 따라서 본 논문에서는 오류 발생률 차이를 보이는 페이지와 레이어를 K-means 머신러닝 알고리즘을 통해 군집으로 분류하고, 각 군집마다 차별화된 데이터 보호강도를 적용한다. 본 논문에서는 페이지와 레이어별로 오류 발생률이 현저하게 달라지는 내구성 테스트가 끝난 시점에서 측정된 오류 발생 횟수를 바탕으로 페이지와 레이어를 분류하고 오류에 취약한 영역에 대해서는 스트라이프에 패리티 데이터를 추가하여 차별화된 데이터 보호 강도 제공을 예시로 보인다. 본 논문에서는 기존의 ECC 또는 RAID 방식의 데이터 보호 구조와 비교하여 제안하는 차별화된 데이터 보호정책이 3D NAND 플래시 메모리의 신뢰성과 수명향상에 기여할 수 있음을 보인다.

• 한국컴퓨터정보학회논문지
• /
• 제22권4호
• /
• pp.25-32
• /
• 2017

Recently, the use of NAND flash memory is being increased as a secondary device to displace conventional magnetic disk. NAND flash memory, as one among non-volatile memories, has many advantages such as low power, high reliability, low access latency, and so on. However, NAND flash memory has disadvantages such as erase-before-write, unbalanced operation speed, and limited P/E cycles, unlike conventional magnetic disk. To solve these problems, NAND flash memory mainly adopted FTL (Flash Translation Layer). In particular, garbage collection technique in FTL tried to improve the system lifetime. However, previous garbage collection techniques have a sensitive property of the system lifetime according to write pattern. To solve this problem, we propose BSGC (Balanced Selection-based Garbage Collection) technique. BSGC efficiently selects a victim block using all intervals from the past information to the current information. In this work, SFL (Search First linked List), as the proposed block allocation policy, prolongs the system lifetime additionally. In our experiments, SFL and BSGC prolonged the system lifetime about 12.85% on average and reduced page migrations about 22.12% on average. Moreover, SFL and BSGC reduced the average response time of 16.88% on average.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권5호
• /
• pp.566-571
• /
• 2014

Channel-stacked 3D NAND flash memory is very promising candidate for the next-generation NAND flash memory. However, there is an inherent issue on cell size variation between stacked channels due to the declined etch slope. In this paper, the effect of the cell variation on the incremental step pulse programming (ISPP) characteristics is studied with 3D TCAD simulation. The ISPP slope degradation of elliptical channel is investigated. To solve that problem, a new programming method is proposed, and we can alleviate the $V_T$ variation among cells and reduce the total programming time.

• 한국멀티미디어학회논문지
• /
• 제11권5호
• /
• pp.651-660
• /
• 2008

플래시 메모리는 비휘발성, 저전력, 빠른 입출력, 충격에 강함 등과 같은 많은 장점으로 임베디드 시스템에 많이 사용되고 있다. 그렇지만 제자리 덮어쓰기가 불가능하고 블록의 지움 횟수 제약이 있으며, 지움 연산을 페이지 단위로 해야 한다는 단점이 있다. 이러한 제약을 극복하기 위해 YAFFS와 RFFS와 같은 NAND플래시 파일 시스템이 제안되었다. YAFFS는 마운트 과정에서 필요한 데이터들을 얻기 위해 전체 플래시 메모리를 읽어야 하기에 마운트 시간이 느려진다. 따라서 빠른 마운트를 위해 필요한 모든 블록의 정보와 메타 데이터를 관리하는 RFFS 파일시스템이 제안되었다. 하지만 메타 데이터를 관리하기 위한 연산으로 인하여 파일시스템에 부담을 증가 시킨다. 본 논문에서는 위와 같은 문제점 해결을 위하여 최소한의 메타데이터를 이용하여 빠른 부팅 및 복구를 제공 할 수 있는 NAND 플래시 파일 시스템을 제안한다. 그리고 실험을 통해 마운트 및 복구 성능 향상과 시스템에 부하가 없음을 보인다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권1호
• /
• pp.14-20
• /
• 2009

플래시 메모리는 현재 휴대용 기기 뿐 아니라 개인용 컴퓨터와 서버용 컴퓨터에서 널리 사용되고 있다 하드디스크를 위한 버퍼 캐시 교체 정책인 LRU(Least Recently Used)와 LFU(Least Frequently Used)는 플래시 메모리의 특성을 전혀 고려하지 않아 플래시 메모리에 적합하지 않다. 기존에 연구되었던 CFLRU(Clean-First LRU)와 그 변형인 CFLRU/C, CFLRU/E, DL-CPLRU/E는 플래시 메모리의 특성을 고려하였지만 hit ratio가 LRU와 LFU에 비하여 좋지 않다. 본 논문에서는 기존의 버퍼 캐시 교체 정책들을 보완하는 새로운 버퍼 캐시 교체 정책을 제안한다. 이 버퍼 캐시 교체 정책은 LFU를 기반으로 하고 플래시 메모리의 특성을 고려하였다. 그리고 이 새로운 버퍼 캐시 교체 정책을 기존 플래시 메모리 버퍼 캐시 교체 정책과 hit ratio와 flush 횟수를 비교하여 성능을 평가한다.

• 한국산업정보학회논문지
• /
• 제18권2호
• /
• pp.27-34
• /
• 2013

대용량의 NAND 플래시 메모리가 출시됨으로써, 다양한 용도로 사용이 가능해 졌다. 특히 모바일기기의 멀티미디어 기능 확장으로 인해 대용량 NAND 플래시 메모리의 수요가 증가하고 있다. YAFFS2, NILFS2, JFFS2 파일시스템은 NAND 플래시 메모리 전용 파일시스템이다. 본 논문에서는 각 3개의 파일시스템에 4개의 I/O scheduler : CFQ(Complete Fair Queuing) I/O scheduler, NOOP(No Operation) I/O scheduler, Anticipatory I/O scheduler, Deadline I/O scheduler에 대한 순차적인 읽기, 쓰기 성능을 분석하였다. JFFS2 파일시스템 상에서의 Anticipatory I/O scheduler가 다른 I/O scheduler보다 쓰기 8%, 읽기 1.5% 이상 시간이 단축되었다. YAFFS2 파일시스템상에서는 4개의 I/O scheduler 시간이 일정하다. NILFS2 파일시스템에서는 Deadline I/O scheduler가 다른 I/O scheduler보다 쓰기 2%, NOOP I/O scheduler가 읽기 6%정도 시간이 단축 된다.

• 한국정보과학회논문지:시스템및이론
• /
• 제37권3호
• /
• pp.161-171
• /
• 2010

임베디드 시스템이 모놀리식(monolithic) 커널을 사용하면서, NAND 플래시 메모리는 가상 메모리 시스템의 스왑(swap) 공간을 위해 사용되고 있다. 플래시 메모리는 저전력 소비, 충격 내구성, 비 휘발성의 장점을 가지지만, '쓰기 전 삭제'의 특징 때문에 가비지 컬렉션(GC) 작업이 필요하다. GC 기법의 효율성은 플래시 메모리 성능에 큰 영향을 미친다. 본 논문에서는 플래시 메모리를 기반으로 하는 가상 메모리 시스템에서 메인 메모리와 플래시 메모리 사이에 중복된 데이터를 활용한 새로운 GC 기법을 제안한다. 제안된 기법은 GC 부하를 최소화하기 위해 데이터의 지역성을 고려한다. 실험 결과는 제안된 GC 기법이 이전의 기법과 비교하여 평균적으로 37%의 성능을 향상시킴을 보여준다.

• 한국정보과학회논문지:시스템및이론
• /
• 제32권2호
• /
• pp.75-84
• /
• 2005

이 연구는 공간적/시간적 지역성의 효과론 이용하기 위하여 SRAM 버퍼를 사용하는 고성능 NAND-Type 플래쉬 메모리 패키지의 설계에 관한 것이다. 제안된 SRAM 버퍼를 내장한 새로운 NAND형 플래쉬 메모리 패키지 구조는 크게 세 부분으로 구성되어 있다. 즉, 작은 블록 크기의 완전 연관 희생 버퍼(victim buffer)와 큰 블록 크기를 지원하는 완전 연관 공간 버퍼(spatial buffer), 그리고 동적 페칭 유닛(dynamic fetching unit)으로 구성되어 있다. 제안하는 새로운 NAND 형 플래쉬 메모리 패키지는 기존의 NAND형 플래쉬 메모리 구조와 비교할 때 매우 뛰어난 성능 향상 및 저 전력 소비를 이끌어낼 수 있다. 시뮬레이션 결과에 따르면 제안된 NAND 플래쉬 메모리 패키지는 기존의 NAND 플래쉬 메모리와 비교하여 접근 실패율에서는 70%, 평균 메모리 접근 시간에서는 67%의 감소 효과를 보여준다. 더욱이 주어진 크기(e.g., 3KB)의 SRAM 버퍼를 이용한 제안된 패키지는 여덟 배 크기의 직접 사상 버퍼(e.g., 32KB)를 이용한 패키지 및 두 배 크기의 완전 연관 버퍼(e.g., 8KB)를 이용한 패키지보다도 평균 접근 실패율 및 평균 메모리 접근 시간에서 더욱 우수한 성능 향상을 이끌어낼 수 있다.