• ETRI Journal
• /
• 제10권3호
• /
• pp.83-91
• /
• 1988

본 논문에서는 pended 프로토콜에 기반을 둔 단일 시스팀 버스와 공유 메모리를 중심으로 구성된 다중프로세서 컴퓨터시스팀의 성능을 해석하였다. 캐쉬 메모리 적중률, 시스팀 내의 프로세서 수, 메모리 모듈의 수와 입력 큐의 유무를 변수로 하여 시스팀 버스와 프로세서의 이용률, 메모리 충돌 현상의 정도, 즉 제안된 시스팀 구조에 대한 하드웨어 측면에서의 성능을 시뮬레이션을 통해 예측 분석하였다. 공유 메모리를 갖는 다중프로세서의 주요한 시스팀 성능 요소는 캐쉬 메모리의 적중률과 효과적인 공유 메모리 갱신 알고리즘, 시스팀 버스의 효율적인 다중프로세서 지원 기능 등이며 캐쉬 메모리 적중률이 프로세서 수의 증가에 따른 시스팀 성능의 선형적인 증가와 밀접한 관계를 나타내었다.

• 대한전자공학회논문지
• /
• 제24권4호
• /
• pp.559-567
• /
• 1987

In this paper, the real time simulation of continuous dynamic system was performed by general integration algorithms using multiprocessor. For the stable simulation, the relation between stability of integration method and integration step-size was investigated from the stability graph. As a typical illustration, the real-time digital simulation and the real-time hard-ware-in-the-loop simulation of flight control system were performed and reviewed. Moreover through the real-time simulation, the design verification and performace test of flight control system could be evaluated. The computer used for simulation is AD10, which is a very high-speed special-purpose computer designed specifically for a time-critical simulation of large and complex models of dynamic systems. The simulation validity is demonstrated by comparing hardware simulation results with software simulation results.

• 한국시뮬레이션학회논문지
• /
• 제1권1호
• /
• pp.87-102
• /
• 1992

This paper presents the development of event-driven system level simulation tool SMPLE(Smpl Extende, an extention fo smpl) and its application to the performance analysis of multiprocessor computer systems. Because of its data structure, it is very difficult to change, expand or add new functions to simulation language smpl implemented by MacDougall. In SMPLE, we change data structure with structure and pointer, add new functions, and enable dynamic memory management. Using new data structure, facilities, and functions added in SMPLE, we simulate job processing of a shared bus multiprocessor system with autonomous hierarchical I/O subsystem. We set system performance contribution of subsystems and units. The impact of disk I/O on system performance is evaluated under vairous conditions of number of processors, processing power, memory access time and disk seek time.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 D
• /
• pp.2684-2686
• /
• 2001

In order to utilize cache in multiprocessor system, cache coherence problem must be handled. Central directory scheme is one of hardware-assisted cache coherence solutions. The goal of this paper was not only to propose some special methods needed to apply central directory scheme to the specific multiprocessor system based on Intel486 microprocessors but also to design central directory unit for cache coherence of the target system. The problems of arbitrating several requests from processors, storing the cache information, and generating control signals for cache line fill and snoop cycle were solved.

• 한국항행학회논문지
• /
• 제14권1호
• /
• pp.57-65
• /
• 2010

본 연구에서는 새로운 형태의 로봇 제어기의 구조인 이기종 멀티프로세서 제어기의 개념적인 구조를 제시하며, 제어기 내에 분산된 멀티프로세서들을 sRIO 통신을 이용하여 통합하는 구조적인 방법을 소개한다. 또한 sRIO 통신으로 통합된 이기종 멀티프로세서의 구현을 위한 방법으로 FPGA 내에 설계된 sRIO IP Core를 활용한 시뮬레이션을 수행하고 그 결과를 확인하였다.

• 대한전기학회논문지
• /
• 제37권9호
• /
• pp.663-670
• /
• 1988

Advances in VLSI technology have made it possible to have a larger number of processing elements to be included in highly parallel processor system. A system with a large number of processing elements and memory requires a complex data path. Multistage Interconnection networks(MINS) are useful in providing programmable data path between processing elements and memory modules in multiprocessor system. In this thesis, the performance of MINS for the star network has been analyzed and compared with other networks, such as generalized shuffle network, delta network, and referenced crossbar network.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권3_4호
• /
• pp.194-204
• /
• 2003

공유메모리 다중프로세서 시스템의 성능은 하드웨어 구조 뿐 아니라 운영체제의 프로세서 스케줄링 정책 등과 같은 소프트웨어에 의해 큰 영향을 받는다. 하지만, 현재 말이 사용되는 대부분의 모의실험기들은 하나의 벤치마크 응용프로그램의 수행만을 지원하기 때문에 다중 프로그래밍 환경에 대한 모의실험이 불가능하다. 본 논문은 복수개의 응용프로그램들이 프로세서와 기타 시스템 자원을 공유하며 경쟁하는 다중 프로그래밍 환경에 대한 모의실험을 프로그램 구동형 모의실험 환경 하에서 구현하는 기법을 제안한다. 제안하는 기법은 실제 수행환경에 근접한 모의실험을 가능하게 하며, 이를 통해 제한된 시스템 자원에 대한 공유와 충돌의 영향을 자세하게 분석할 수 있다. 또한, 스케줄링 정책의 구현과 분석을 가능하게 함으로써 시스템 구조에 맞는 최적의 정책을 수립할 수 있도록 한다.

• 전자공학회논문지CI
• /
• 제42권6호
• /
• pp.19-28
• /
• 2005

다중 프로세서 구조는 컴퓨터 성능을 향상시키기 위한 좋은 방법이다. 물리적으로 분산된 메모리를 단일 공유 메모리 공간으로 제공하는 CC-NUMA(Cache Coherent Non-Uniform Memory Access) 시스템은 다중 프로세서 컴퓨터 시스템으로 널리 사용된다. CC-NUMA는 공유 메모리 지원을 위해 풀맵 디렉토리를 가지며, 빠른 원격 메모리 접근을 위해 원격 캐시 메모리를 사용한다. 본 논문은 CC-NUMA 시스템을 구성할 수 있는 프로세싱 노드 구조와 이러한 구조에 적합한 캐시 일관성 유지 프로토콜을 제안하여, 대량의 프로세서를 이용한 다중 프로세서 시스템의 구성을 용이하게 한다. 끝으로 제안된 프로토콜에 따른 시스템 구현 결과도 제시한다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1988년도 한국자동제어학술회의논문집(국내학술편); 한국전력공사연수원, 서울; 21-22 Oct. 1988
• /
• pp.407-413
• /
• 1988

The architecture of a multiprocessor based programmable controller(MBPC) is presented. It consists of a host processor, processing elements, and Input/Output processors. Some problems in implementing such architecture are also described. To resolve them, we proposed and presented INFOBUS, a system bus for MBPC. The performances of INFOBUS and MBPC are analysed using both analytic models and simulations. Some results from the analysis will be given and validated. In case of 50% of BTI(Block Type Instruction) and 4 processors, the scanning time is shown to be 0.194msec/Kstep with some reasonable assumptions.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1987년도 한국자동제어학술회의논문집; 한국과학기술대학, 충남; 16-17 Oct. 1987
• /
• pp.407-412
• /
• 1987

A large scale programmable controller is developed which adopts a multiprocessor structure. The developed programmable controller consists of the programmer, the system controller, and the input-output unit. The structure and characteristics of the system controller will be described. The PC has a special hardware scheme to solve the Boolean logic instructions of the sequence control programs. The multiprocessor structure and the special hardware enables, the real time operation and the high speed scanning which is prerequisite to the large scale, programmable controller even for many I/O points.