• 정보와 통신
• /
• 제19권11호
• /
• pp.70-84
• /
• 2002

In this paper we discuss a multi-threaded baseband Processor capable of executing all physical layer processing of high data rate communications systems completely in software. We discuss the enabling technology for a software defined radio approach and present results for GPRS. 802.11b, and 2Mbps WCDMA. All of these protocols can be executed in real-time on the SB9600 chip using the Sandblaster core.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제36권4호
• /
• pp.253-260
• /
• 2009

컴퓨터 비전이나 패턴 인식 분야에서 이용되고 있는 많은 알고리즘들이 최근 빠른 수행시간을 위해 GPU에서 구현되고 있지만, GPU를 이용하여 알고리즘을 구현할 경우 크게 두 가지 문제점을 고려해야 한다. 첫째, 컴퓨터 그래픽스 분야의 지식이 필요한 쉐이딩(shading) 언어를 알아야 한다. 둘째, GPU를 효율적으로 활용하기 위해 CPU와 GPU간의 데이터 교환을 최소화해야 한다. 이를 위해 CPU는 GPU에서 처리할 수 있는 최대 용량의 데이터를 생성하여 GPU에 전송해야 하기 때문에 CPU에서 많은 처리시간을 소모하며, 이로 인해 CPU와 GPU 사이에 많은 오버헤드가 발생한다. 본 논문에서는 그래픽 하드웨어와 멀티코어(multi-core) CPU를 이용한 빠르고 효율적인 신경망 구현 방법을 제안한다. 기존 GPU의 첫 번째 문제점을 해결하기 위해 제안된 방법은 복잡한 쉐이팅 언어 대신 그래픽스적인 기본지식 없이도 GPU를 이용하여 응용프로그램 개발이 가능한 CUDA를 이용하였다. 두 번째 문제점을 해결하기 위해 멀티코어 CPU에서 공유 메모리 환경의 병렬화를 수행할 수 있는 OpenMP를 이용하였으며, 이의 처리시간을 줄여 CPU와 GPU 환경에서 오버 헤드를 최소화할 수 있다. 실험에서 제안된 CUDA와 OpenMP기반의 구현 방법을 신경망을 이용한 문자영역 검출 알고리즘에 적용하였으며, CPU에서의 수행시간과 비교하여 약 15배, GPU만을 이용한 수행시간과 비교하여 약 4배정도 빠른 수행시간을 보였다.

• 정보과학회 논문지
• /
• 제42권2호
• /
• pp.177-182
• /
• 2015

오늘날에는 코어당 클락 속도 발전이 한계에 부딪히게 되면서 멀티 코어 프로세서의 시대가 도래하였다. 최근에는 서버나 데스크톱 환경뿐만 아니라 모바일 환경까지 널리 보급되고 있다. 이러한 구조에서는 프로세스간 성능 간섭 현상이 발생하게 되는데, 이를 방지하기 위해서 사용되는 캐시 파티셔닝 기법은 소프트웨어적인 방법과 하드웨어적인 방법 크게 두 가지로 나누어진다. 하지만 동적 캐시 파티셔닝시에 소프트웨어 캐시 파티셔닝 기법은 페이지 복사 오버헤드로 인해서 성능 향상을 기대하기 힘든데, 이에 반해서 하드웨어 캐시 파티셔닝은 이러한 페이지 복사에서 자유롭다는 장점이 있다. 이 논문에서는 상용 프로세서 중에서 하드웨어적으로 캐시 파티셔닝 기능을 제공하는 AMD Opteron 프로세서에서 소프트웨어적 캐시 파티셔닝 기법인 페이지 컬러링과 하드웨어 캐시 파티셔닝의 성능을 정적 캐시 파티셔닝 환경에서 비교해봄으로써, 하드웨어 캐시 파티셔닝의 동적 캐시 파티셔닝 활용 가능성 여부를 알아본다.

• 한국조경학회지
• /
• 제35권1호
• /
• pp.9-19
• /
• 2007

This plan was submitted as part of an invited competition for the provincial park planning of Yeonin Mountain, which was held by the Gyeonggi Innovation Corporation in November, 2006. The proposed site is located at Seungan-ri, Gapyung-eup, Gapyung-gun, Gyunggi-do and covers about $150,010m^2$. The main goal of this project is to "Suggest a New Park Paradigm" by shedding old ways of thinking about parks through an integrated development concept. Planning was approached as follows: First, providing an unique theme to the support facilities area of Yeonin Mountain Piovincial Park. To achieve this theme, the Seungan support facilities area was designated to be home to a Seven Colored Theme Garden, currently named the Native Wild-flower Garden, while the Baekdun facilities area is to be centered on a Self-loaming Forest Camp, which will give the chance of a hands-on wildlife experience. With these themes, which create recreational goals that will encourage not only tourism but education as well, the foundation was laid for a multi-purpose park paradigm. Second, Developing a Core Facility Zone. To accomplish the development of a core facility zone, park buildings will be arranged in accordance with an integrated building lay-out for easy access and use, and the facilities specified by design for the Seven Colored Theme Garden are provided for the newly prepared site. This will allow focus on the user's viewpoint instead of the view of the planner or of ease of maintenance.

• 한국인터넷방송통신학회논문지
• /
• 제13권1호
• /
• pp.163-169
• /
• 2013

임베디드 시스템에 대한 중요성이 날로 증가함에 따라, 실시간 제약 요건에 맞추기 위하여 고성능 임베디드 프로세서가 요구된다. 현재 범용 컴퓨터 시스템을 구축할 때 성능을 높이기 위하여 멀티코어 프로세서가 널리 이용되고 있으므로, 임베디드 프로세서 역시 멀티코어 프로세서 구조를 채택함으로써 임베디드 시스템에서 높은 성능을 얻을 수가 있다. 본 논문에서는 코어의 유형 및 개수가 임베디드 멀티코어 프로세서의 성능에 미치는 영향을 분석하기 위하여, 2 개에서 16 개로 구성되는 임베디드 멀티코어 프로세서에 대하여, MiBench 벤치마크를 입력으로하는 모의실험을 수행하였다. 이 때, 임베디드 멀티코어 프로세서를 구성하는 단위 코어로서, 단순한 RISC형부터 다양한 명령어 윈도우의 크기를 갖는 순차 또는 비순차 실행 수퍼스칼라형 코어에 걸쳐 광범위한 모의실험을 수행하여 그 성능을 분석하였다. 그 결과, 멀티코어 임베디드 프로세서는 RISC형 단일코어 임베디드 프로세서에 대하여 최고 23 배의 성능을 얻을 수 있었다.

• 한국항행학회논문지
• /
• 제12권6호
• /
• pp.591-597
• /
• 2008

현재 이동통신망의 주요 서비스는 기존의 음성 서비스뿐만 아니라 데이터 서비스의 비중이 점차 늘어가고 있다. 그리고 데이터 서비스는 다양한 미디어가 결합되는 멀티미디어의 형태로 발전하고 있다. 그러나 한재의 네트워크는 멀티미디어 데이터를 기존의 최신형 데이터와 동일하게 처리하여 사용자가 요구하는 QoS를 만족시키지 못한다. 따라서 본 논문에서는 QoS를 제공하는 MPLS기법을 Core망에 적용하여 멀티미디어 데이터의 QoS를 보장할 수 있는 네트워크 구조를 제안한다. 특히 MPLS기법을 Core망에 적용한 경우의 throughput을 시뮬레이션 시간 및 사용자 수의 변화에 따라 비교 분석한다.

• 디지털융복합연구
• /
• 제13권12호
• /
• pp.381-390
• /
• 2015

스마트폰과 같은 이동형 장치들은 계산 성능이나 메모리 크기, 배터리 전력량 등의 한계로 인해 엔터테인먼트 애플리케이션이 요구하는 상호작용성을 보장하기 어렵다. 이를 해결하기 위해 본 논문에서는 상호작용이 필수적인 애플리케이션의 응답 속도를 개선할 수 있는 코드 수준 병렬화 방법론을 제안한다. 이 방법을 적용하면, 스마트폰 등에서 제공하는 멀티코어 아키텍쳐를 바탕으로 기존 애플리케이션의 모노코어 알고리즘을 복잡한 재설계 없이 코드 수준에서 병렬화 할 수 있다. 특히 플랫폼 독립적인 표준 쓰레드 라이브러리인 POSIX 쓰레드를 활용하면 안드로이드나 iOS등의 다양한 스마트폰 플랫폼에서 본 방법론을 적용할 수 있다. 이의 효과적인 응용 사례로서 수백만개의 원소를 처리하는 행렬 연산 함수를 병렬화 해보았고 실사용 환경에서 약 3배가량의 성능 향상을 확인하였다.

• Journal of the Optical Society of Korea
• /
• 제19권4호
• /
• pp.340-345
• /
• 2015

The Internet traffic is forecasted to grow at a compound annual rate of 21 % from 2013 to 2018, according to surveys carried out by Cisco [1]. Network resources are significantly over-provisioned in today's networks, and it is quite common to see link utilization in the 30-40% range [2]. Additionally, the multi-media services have widely divergent bandwidth and Quality of Experience (QoE) requirements. Unfortunately, the huge transmission capacity will increase the power consumption of network equipment [3]. Applications Coordinated with Transport, Internet Protocol and Optical Networks (ACTION) [4] has been proposed to realize a multi-QoE, application-centric, and highly energy-efficient network that leverages flexible elastic optical network technologies [5-7]. This paper provides key network technologies for realizing the ACTION, which are a virtual optical slice core network and a Time Division Multiplexing (TDM)-based deterministic active optical access network.

• 정보처리학회논문지A
• /
• 제17A권6호
• /
• pp.275-280
• /
• 2010

본 논문에서는 Cell BE 프로세서를 사용한 효율적인 병렬 블록 암호화 알고리즘을 제시한다. 제안하는 알고리즘은, 이종 프로세서인 Cell BE의 특성을 효율적으로 활용하기 위하여 PPE와 SPE에 서로 다른 부호화/복호화 방식을 적용하여 그 성능을 개선하였다. 본 논문에 제시된 구현 방식을 바탕으로 검증된 결과에 따르면, 제안하는 알고리즘은 고성능 네트워크 시스템을 지원할 수 있는 2.59Gbps의 성능을 보여준다. 이는, 다른 다중 코어 프로세서의 병렬 구현 방식과 비교할 때, 1.34배 증가된 성능의 부호화/복호화 속도를 제공한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.399-402
• /
• 2004

This paper presents a system-on-chip prototype implementing a full integration for a portable digital audio system. The chip is composed of a audio processor block to implements audio decoding and voice compression or decompression software, a system control block including 8-bit MCU core and Memory Management Unit (MMU) a low power 16-bit ${\Sigma}{\Delta}$ CODEC, two DC-to-BC converter, and a flash memory controller. In order to support other audio algorithms except Mask ROM type's fixed codes, a novel 16-bit fixed-point DSP core with the program-download architecture is proposed. Funker, an efficient power management technique such as task-based clock management is implemented to reduce power consumption for portable application. The proposed chip has been fabricated with a 4 metal 0.25um CMOS technology and the chip area is about 7.1 mm ${\times}$ 7.1mm with 100mW power dissipation at 2.5V power supply.