• 정보처리학회논문지A
• /
• 제17A권6호
• /
• pp.265-274
• /
• 2010

공정기술 발달로 인해 칩 내부 집적도가 크게 증가하면서 내부 연결망이 멀티코어 프로세서의 성능 향상을 제약하는 주된 원인이 되고 있다. 내부 연결망에서의 지연시간으로 인한 프로세서 성능 저하 문제를 해결하기 위한 방안 중 하나로 3차원 적층 구조 설계 기법이 최신 멀티코어 프로세서를 설계하는데 있어서 큰 주목을 받고 있다. 3차원 적층 구조 멀티코어 프로세서는 코어들이 수직으로 쌓이고 각기 다른 층의 코어들은 TSV(Through-Silicon Via)를 통해 상호 연결되는 구성으로 설계된다. 2차원 구조 멀티코어 프로세서에 비해 3차원 적층 구조 멀티코어 프로세서는 내부 연결망의 길이를 감소시킴으로 인해 성능 향상과 전력소모 감소라는 장점을 가진다. 하지만, 이러한 장점에도 불구하고 3차원 적층 구조 설계 기술은 증가된 전력 밀도로 인해 발생하는 프로세서 내부 온도 상승에 대한 적절한 해결책이 마련되지 않는다면 실제로는 멀티코어 프로세서 설계에 적용되기 어렵다는 한계를 지니고 있다. 본 논문에서는 3차원 멀티코어 프로세서를 설계하는데 있어서 온도 상승 문제를 해결하기 위한 방안 중 하나인 플로어플랜 기법을 다양하게 적용해 보고, 기법 적용에 따른 프로세서의 성능, 전력효율성, 온도에 대한 상세한 분석 결과를 알아보고자 한다. 실험 결과에 따르면, 본 논문에서 제안하는 온도를 고려한 3가지 플로어플랜 기법들은 3차원 멀티코어 프로세서의 온도 상승 문제를 효과적으로 해결함과 동시에, 플로어플랜 변경으로 데이터 패스가 바뀌면서 성능이 저하될 것이라는 당초 예상과는 달리, 온도 하락으로 인해 동적 온도 제어 기법의 적용 시간이 줄어들면서 성능 또한 향상시킬 수 있음을 보여준다. 이와 함께, 온도 하락과 실행 시간 감소로 인해 시스템에서의 전력 소모 또한 줄일 수 있을 것으로 기대된다.

• Journal of Communications and Networks
• /
• 제7권3호
• /
• pp.377-384
• /
• 2005

The purpose of this research is to develop and evaluate a traffic engineering architecture that uses local state information. This architecture is applied to an Internet protocol radio access network (RAN) that uses multi-protocol label switching (MPLS) and differentiated services to support mobile hosts. We assume mobility support is provided by a protocol such as the hierarchical mobile Internet protocol. The traffic engineering architecture is router based-meaning that routers on the edges of the network make the decisions onto which paths to place admitted traffic. We propose an algorithm that supports the architecture and uses local network state in order to function. The goal of the architecture is to provide an inexpensive and fast method to reduce network congestion while increasing the quality of service (QoS) level when compared to traditional routing and traffic engineering techniques. We use a number of different mobility scenarios and a mix of different types of traffic to evaluate our architecture and algorithm. We use the network simulator ns-2 as the core of our simulation environment. Around this core we built a system of pre-simulation, during simulation, and post-processing software that enabled us to simulate our traffic engineering architecture with only very minimal changes to the core ns-2 software. Our simulation environment supports a number of different mobility scenarios and a mix of different types of traffic to evaluate our architecture and algorithm.

• 대한임베디드공학회논문지
• /
• 제11권4호
• /
• pp.251-257
• /
• 2016

The multi-core technology has become pervasive in embedded systems. An implementation of the Doppler Beam Sharpening algorithm that improves the azimuth resolution by using doppler frequency shift is possible only in multi-core environment because of the amount of calculation. In this paper, we design of multi-core architecture for a real time implementation of DBS algorithm. And based on designed structure, we produce a DBS image on P4080 board.

• 전기전자학회논문지
• /
• 제15권3호
• /
• pp.255-260
• /
• 2011

본 논문은 허프 변환을 이용한 차선 검출 알고리즘의 병렬화 기법을 제안한다. 허프 변환은 영상의 모든 위치에 존재 가능한 모든 후보 ${\Theta}$ 들에 대해 ${\rho}$ 값을 구해야 하므로 연산량이 많기 때문에 연산에 많은 시간이 소요되는 단점이 있다. 이를 멀티코어 환경에서 병렬 처리하는 구조를 제안 한다. 또한 허프 변환 이외에도 전처리 과정에 해당하는 노이즈 제거와 에지 검출도 병렬 처리 하였다. 제안하는 알고리즘은 기존 알고리즘에 비해 5.17배의 성능 향상이 있다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권4호
• /
• pp.289-293
• /
• 2016

As more mobile devices are equipped with multi-core CPUs and are required to execute many compute-intensive multimedia applications, it is important to optimize the systems, considering the underlying parallel hardware architecture. In this paper, we implement and optimize ray-tracing application tailored to a given mobile computing platform with multiple heterogeneous processing elements. In this paper, a lightweight ray-tracing application is specified and implemented in Kahn process network (KPN) model-of-computation, which is known to be suitable for the description of real-time applications. We take an open-source C/C++ implementation of ray-tracing and adapt it to KPN description in the Distributed Application Layer framework. Then, several possible configurations are evaluated in the target mobile computing platform (Exynos 5422), where eight heterogeneous ARM cores are integrated. We derive the optimal degree of parallelism and a suitable distribution of the replicated tasks tailored to the target architecture.

• 항공우주시스템공학회지
• /
• 제13권5호
• /
• pp.1-8
• /
• 2019

최근 항공기 운용 장비는 시스템 수 및 무게, 전력 소비량 플랫폼 중복성을 줄이기 위해 기존 연합형(Federated) 구조에서 멀티코어를 이용한 모듈형(Integrated Modular) 구조로 변화하고 있다. 이러한 변화로 다수의 기능을 하나의 모듈에 통합함에 따라 디스플레이 장치를 통해 조종사에게 제공해야할 정보량이 증가하게 되었으며, 이로 인해 시스템 운용주기 내에 처리해야할 그래픽양이 증가하게 되었다. 본 논문에서는 멀티코어 시스템을 운용하기 위한 AMP(Asymmetric Multi-Processing) 방식의 파티셔닝 운용 시스템(Partition Operating System)에서 항공기 시스템의 운용주기 내에 보다 많은 그래픽을 처리하기 위해 단일코어로 처리되는 기존의 그래픽스 렌더링 엔진 구조를 멀티코어로 분산하여 처리할 수 있는 그래픽스 렌더링 엔진 분산처리방안을 제시한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.540-543
• /
• 2013

본 논문은 SIMT 구조 기반의 멀티코어 GPGPU의 통합 ALU를 설계하였다. 조건부 분기 명령어, 데이터 이동 명령어, 정수형 산술 연산 명령어, 부동소수점 산술 연산 명령어를 처리할 수 있으며 멀티코어 GPGPU의 다양한 형태의 병렬처리 기능을 지원하기 위하여 다 수의 ALU가 탑재된다. 각 명령어 연산의 처리방식의 공통성을 회로 수준에서 통합하여 최소의 크기로 ALU를 설계하는 것이 본 논문의 주안점이다. 모든 명령어는 테스트 프로그램을 작성하여 실험하였고 CPU로 연산한 결과와 비교하여 본 논문의 ALU가 정상적으로 동작함을 검증하였다. 본 논문에서 설계한 통합 ALU의 크기는 약 2만 게이트이며 최대 동작주파수는 430MHz이다.

• 디지털콘텐츠학회 논문지
• /
• 제19권6호
• /
• pp.1219-1224
• /
• 2018

사물인터넷 (Internet of Things)은 우리의 실생활에서 그 범위가 급격히 커지면서, 스마트 모바일 장치들에 대용량 실시간 데이터를 모바일 환경에서 고속으로 처리 및 전송하기에 적합한 처리능력이 요구되고 있다. 배터리 파워가 중요한 모바일 기기에서 성능과 에너지 보존성을 높이기 위해 big.LITTLE 멀티코어 구조와 같은 비대칭 멀티코어 구조가 널리 사용되고 있다. 에너지 보존성을 높이기 위해서는 에너지 효율이 높은 LITTLE 코어의 활용도를 높여하며, 이룰 위해 본 논문에서는 실시간 태스크를 대상으로 하여 마감 시간을 보장하는 범위 내에서 LITTLE 코어에 우선적으로 할당하는 코어 선택 알고리즘을 제안하다. 또한, 시뮬레이션을 통하여 기존 기법에 비해 마감시간을 보장하면서 에너지 소비량을 줄 있 수 있음을 보였다.

• 한국산업정보학회논문지
• /
• 제27권6호
• /
• pp.69-75
• /
• 2022

본 논문에서 비대칭 멀티 코어 구조의 스마트 모바일 단말에서 실시간성 보장과 에너지 소비량 절감을 고려한 작업 스케쥴링 기법을 제안한다. 최근 VR, AR, 3D 등 고성능 응용프로그램은 실시간과 고수준 작업이 요구된다. 스마트 단말은 배터리에 의존적이므로 높은 에너지 효율을 위해서 big.LITTLE 구조가 적용되었지만, 이를 제대로 활용하지 못함으로써 에너지 절감효과가 반감되는 문제점이 있었다. 본 논문에서는 big.LITTLE 구조의 단말에서 실시간성과 높은 에너지 효율을 높일 수 있는 비대칭 멀티코어 할당 기법을 제안한다. 이 기법은 SVM 모델을 활용해서 실제 작업의 실행시간을 예측하고 이를 통해서 에너지 소모와 실행시간을 최적화한 알고리즘을 제안한다. 상용 스마트폰에서의 비교실험을 통하여 제안기법이 기존 기법과 유사한 실행시간을 보장하면서 에너지 소비량의 절감을 보였다.

• 대한전자공학회논문지TC
• /
• 제41권6호
• /
• pp.69-78
• /
• 2004

최근 WDM 기술을 적용한 광네트워크에서 중계 노드로 광크로스커넥터를 적용함으로써, 중계 노드에서 트래픽 병목 현상에 의해 지연이 발생하고 있다. 본 논문에서는 이러한 문제점을 해결하기 위한 방안으로 EN(Edge Node)간 단일 홉을 갖는 다중링 유형의 다파장 레이블 기반의 광패킷 네트워크 구조를 제안하였다. 제안한 방식에서 이용되는 광패킷 구성 방법과 다파장 레이블을 이용하여 다중링 기반의 광네트워크를 구성 할 경우, 단일 Optical 대역과 다중 Optical 대역을 이용하여 구성 가능함을 제시하고, 두 방식의 특성을 비교 분석하였다. 이때, EN의 출력에서 광패킷 충돌이 발생하여 광패킷 손실이 발생하는데 이 문제를 해결하기 위해 광패킷을 정적 및 동적으로 타임 슬롯에 할당하는 방안을 제시함으로써 패킷 충돌 회피가 가능함을 분명히 하였다. 그리고 제안한 방식에서 지연은 EN에서만 발생하므로 CN(Core Node)에 의한 지연은 발생하지 않는다. 따라서 본 방식에서 제안한 광네트워크에 대해 EN의 패킷 손실 특성과 호손율, 지연 특성을 분석하고, 본 방식의 우수성과 실현 가능성을 나타냈다.