• KIEE International Transactions on Electrophysics and Applications
• /
• 제5C권6호
• /
• pp.242-245
• /
• 2005

We compared and analyzed ASER (Accelerated Soft Error Rate) for cell structures and metal plate capacitance in the fabricated 16M SRAM. Application of the BNW (Buried NWELL) lowered the ASER value compared to the normal well structure. By applying the metal plate capacitor with the BNW, the lowest ASER value can be obtained. The thinner oxide thickness of the metal plate capacitor provides higher capacitance and lower ASER value. The ASER is improved from 2200 FIT to 1000 FIT after sole application of the BNW. However, it is dramatically improved to 15 FIT once the metal plate capacitor is additionally applied.

• 대한전자공학회논문지
• /
• 제25권3호
• /
• pp.302-307
• /
• 1988

A noble interconnection line capacitance measurement method to be able to remove the measurement errors from the probe pad to substrate stray capacitance has been proposed and verified. The measurement errors in the capacitance measurement, which usually be involved from the probe pad to substrate stray capacitance, can easily be removed by isolating the metal probe pad from the substrate with a grounded shield plate between the probe pad the substrate. The measurement results by using this improved capacitance measurement method were compared with the calculations by two-dimensional computer simulations.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권3호
• /
• pp.189-192
• /
• 2001

A simple metal-insulator-metal (MIM) capacitor in a standard $0.25{\;}\mu\textrm{m}$ digital CMOS process is described. Using all six interconnect layers, this capacitor exploits both the lateral and vertical electrical fields to increase the capacitance density (capacitance per unit area). Compared to a conventional parallel plate capacitor in the four upper metal layers, this capacitor achieves lower parasitic substrate capacitance, and improves the capacitance density by a factor of 4. Measurements and an extracted model for the capacitor are also presented. Calculations, model and measurements agree very well.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2005년도 추계학술발표대회 개요집
• /
• pp.55-57
• /
• 2005

In this study, modeling of the CD stud welding system was conducted considering mechanical and electrical components. The electrical components such as arc resistance, cable resistance, capacitance, internal resistance and cable inductance were found to affect the output waveform significantly. The calculated results showed food agreements with the experiment results within 20% error. The main defect of CD stud welding with 1010 steel stud and SS400 steel plate was the void trapped between stud and base metal. The effect of the spring force and stud tip size on void formation was investigated.

• 전기학회논문지
• /
• 제59권9호
• /
• pp.1615-1620
• /
• 2010

A thin film thermoelectric cooler for COB direct assembly was proposed and the COB cooler structure was modeled by electrical equivalent circuit by using SPICE model of thermoelectric devices. The embedded cooler attached between the die chip and metal plate can offer the possibility of thin film active cooling for the COB direct assembly. We proposed a driving method of TEC by using pulse width modulation technique. The optimum power to the TEC is simulated by using a SPICE model of thermoelectric device and passive components representing thermal resistance and capacitance. The measured and simulated results offer the possibility of thin film active cooling for the COB direct assembly.

• 한국자기학회지
• /
• 제4권2호
• /
• pp.168-172
• /
• 1994

박막의 자왜와 그 측정에 연관되는 기판과 박막의 영율 및 자장 중에서 자성체의 영율이 변화하는 ${\Delta}\;E$ 효과 등을 하나의 장치로 측정하는 방법을 연구하였다. 박막이 중착된 기판을 전 극위에 나란하게 외팔보가 되게 지지하면, 전기용량이 형성되고, 그 용량은 시료자체의 무게, 인가된 자장 및 전기장에 의한 굴곡으로 미소변화하며 그것을 미소용량 브리지로 검출하여 역학적 계산으로 박막과 기판의 영율과 자왜 및 ${\Delta}\;E$ 효과를 측정항여 그 결과에 대하여 고찰하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.318.1-318.1
• /
• 2016

Hafnium Oxide (HfOx) has been attracted as a promising gate dielectric for replacing SiO2 in gate stack applications. In this paper, Metal-Oxide-Semiconductor (MOS) capacitor with solution processed HfO2 high-k material as a dielectric were fabricated. The solvent using $HfOCl2{\cdot}8H2O$ dissolve in 2-Methoxy ethanol was prepared at 0.3M. The HfOx layers were deposited on p-type silicon substrate by spin-coating at $250^{\circ}C$ for 5 minutes on a hot plate and repeated the same cycle for 5 times, followed by annealing process at 350, 450 and $550^{\circ}C$ for 2 hours. When the annealing temperature was increased from 350 to $550^{\circ}C$, capacitance value was increased from 337 to 367 pF. That was resulted from the higher temperature of HfOx which have more crystallization phase, therefore dielectric constant (k) was increased from 11 to 12. It leads to the formation of dense HfOx film and improve the ability of the insulator layer. We confirm that HfOx layer have a good performance for dielectric layer in MOS capacitors.

• 한국전자파학회논문지
• /
• 제17권8호
• /
• pp.713-718
• /
• 2006

본 논문에서는 하나의 단말기로 다수의 서비스를 제공할 수 있는 5밴드 폴디드 모노폴 안테나를 설계 제작하였다. 폴디드 모노폴 안테나의 접힌 구조를 통한 직렬 커패시턴스 보상과 물리적인 길이를 조절하여 이득을 높일 수 있는 특성을 이용하였다. 이 안테나는 CDMA/GSM/DCS/USPCS/WCDMA 5밴드 대역 특성을 만족하고 있으며, 제작에 있어서도 기존의 프레스 제작 형태가 아닌 유연성 기판(flexible PCB) 기술을 이용함으로써 낮은 생산 가격을 실현하였다 정합단을 적용한 안테나는 5밴드 대역에서 최대 이득 $-2.51{\sim}+1.82 dBi$ 결과가 나왔고, 방사 패턴 또한 전방향성 특성을 얻었다.

• 한국위성정보통신학회논문지
• /
• 제10권2호
• /
• pp.80-85
• /
• 2015

최근 전 세계적으로 ITC 기술을 이용한 항만 물류 분야의 경쟁력이 심화되는 추세를 보이고 있으며 현재 우리나라도 국가 전략적 차원에서 생산성 향상 및 서비스의 개선을 통한 고부가 가치를 획득하기 위한 u-Port(항만 물류) 사업이 진행 중이다. u-Port 사업에서 주된 기술 요소로 RFID/USN 기술이 사용되는데, 이 기술은 금속 환경에서의 태그 인식률이 좋지 않고, 인식거리가 짧다는 문제점들을 이유로 센서 노드들의 추가적인 배치를 통하여 관리를 하고 있다. 그러나 이러한 방법은 오차 범위가 크고 시스템 구축 초기비용 및 유지보수 비용이 많이 들어 U-Port용 시스템 구축에 여러 가지 문제점을 초래하고 있다. 이러한 문제점들을 개선하기 위하여 본 논문에서는 금속 태그 제작에 사용되는 급전의 문제점을 개선하고, 주변 환경 요소인 금속 물질로 인한 영향을 줄여 태그를 금속 물체에 부착 할 경우에도 장거리 인식율을 높일 수 있도록 인셋 급전을 적용한 산업용 RFID 적층형 마이크로스트립 패치 안테나를 설계하였다. 인셋 급전은 기존의 유도결합 급전을 이용한 구조와는 다르게 방사체와 급전선이 서로 분리되어 있지 않은 것이 가장 큰 특징이다. 이런 특징의 구조는 낮은 안테나 높이와 태그 칩에 임피던스 정합이 가능한 형태를 생산할 수 있게 해준다. 그러나 무조건 태그 안테나의 높이를 줄이면 안테나의 임피던스는 접지면과 방사체 사이의 기생 캐패시턴스가 증가하여 임피던스 정합의 어려움이 발생할 수 있으므로 단락 구조를 급전에 적용시켜 안테나의 임피던스를 인덕티브하게 만드는 방법을 이용하여 태그 안테나 설계 시 단점을 최소화하고 장점을 극대화 시켰다[1][2]. 이러한 기술적 요소들을 적용하여 본 논문에서는 마이크로스트립 패치 안테나를 변형된 형태로 설계하였고, 부착되는 금속물질의 영향을 줄이기 위해 인셋 급전을 이용하였으며, 안테나의 구성을 단일 층이 아닌 멀티층, 즉 방사체와 접지면 사이에 금속판을 삽입하여 특성저하를 감소시켰다.