• 전자공학회논문지
• /
• 제50권4호
• /
• pp.65-72
• /
• 2013

본 논문에서는 멤리스터 기반의 논리 게이트와 멤리스터-CMOS 기반의 프리미티브 IP 설계 방법을 제안하였다. 회로 설계를 위한 멤리스터 모델을 제시하고 멤리스터의 AND 및 OR 연결을 기본으로 멤리스터-CMOS 회로설계를 위한 프리미티브 IP설계 방법을 제안하였고, $0.18{\mu}m$ CMOS 공정과 멤리스터 SPICE 모델을 이용한 시뮬레이션을 통해 검증되었다. 회로는 멤리스터와 CMOS 결합을 하여 레이아웃 설계를 하고 네트리스트를 추출하였다. 디지털 프리미티브 IP들에 대해 기존의 CMOS와 면적비교를 수행하였으며, 멤리스터-CMOS 전가산기는 CMOS 전가산기에 비하여 47.6 %의 면적이 감소되었다.

• 마이크로전자및패키징학회지
• /
• 제26권1호
• /
• pp.1-7
• /
• 2019

Recently, memristor (anion-based memristor) is referred to as the fourth circuit element which resistance state can be gradually changed by the electric pulse signals that have been applied to it. And the stored information in a memristor is non-volatile and also the resistance of a memristor can vary, through intermediate states, between high and low resistance states, by tuning the voltage and current. Therefore the memristor can be applied for analogue memory and/or learning device. Usually, memristive behavior is easily observed in the most transition metal oxide system, and it is explained by electrochemical migration motion of anion with electric field, electron scattering and joule heating. This paper reports the latest trends and issues of anion-based memristor.

• 전자공학회논문지
• /
• 제52권8호
• /
• pp.49-58
• /
• 2015

본 연구에서는 $TiO_2$멤리스터와 동일한 동작특성을 갖는 멤리스터 에뮬레이터 회로를 비접지형 회로로 개발하였다. 대부분의 기존 멤리스터 에뮬레이터는 다른 멤리스터나 소자들과의 연결성을 고려하지 않은 접지 식으로 개발된 것들이다. 본 연구에서 개발한 멤리스터 에뮬레이터는 비접지식으로서, 출력 단을 접지할 필요가 없기 때문에 다른 소자들과 연결이 가능하여, 다양한 회로들과의 연결하여 동작을 확인하는데 사용할 수 있다. 개발한 멤리스터 에뮬레이터의 기능을 확인하기 위해서 저항과 직렬로 연결한 회로와 4개의 멤리스터 에뮬레이터를 직렬 및 병렬로 연결한 휘트스톤 브리지 회로를 구성하였다. 또한 이브리지 회로가 신경망 시냅스의 가중치 연산이 가능함을 보였다.

• 한국전기전자재료학회논문지
• /
• 제28권10호
• /
• pp.658-664
• /
• 2015

This paper presents an electrical feature analysis of hysteresis curves in memristor differential and intergral control circuit. After making macro model of the memristor device, electric characteristics of the model such as time analysis, frequency dependent DC I-V curves were performed by PSPICE simulation. Also, we made a circuit of memristor-capacitor based on nano-wired memristor device and analyzed the simulated PSPICE results. Finally, we proposed a memristor based differential or integral control circuit, analyzed hysteresis curve characteristic in the control circuit.

• 전자공학회논문지
• /
• 제53권5호
• /
• pp.98-107
• /
• 2016

합성형 멤리스터 에뮬레이터와 M-R 뮤테이터 기반 멤리스터 에뮬레이터의 특성들을 분석하고 차이점을 비교하였다. 멤리스터는 가변 저항 특성을 갖는 소자로서 저항, 커패시터, 인덕터 다음의 4번째 전기회로 기본소자이다. 멤리스터 에뮬레이터는 이 멤리스터의 가변저항 특성을 전자소자들을 조합하여 구현한 회로인데, 멤리스터 상용화 이전까지의 멤리스터 연구를 위해서는 필수 회로이다. 대표적인 멤리스터 에뮬레이터에는 그 구현 방법에 따라 전자소자들을 조합하여 가변 저항특성을 구현하는 합성형 멤리스터 에뮬레이터와 M-R 뮤테이터를 사용하여 비선형소자로부터 가변저항 특성을 구현하는 M-R 뮤테이터 기반 멤리스터 에뮬레이터가 있다. 본 논문에서는 이 두 가지 에뮬레이터의 구현 방법과 특성들을 분석하고 그 차이점을 연구하였다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2011년도 춘계학술발표대회
• /
• pp.244.1-244.1
• /
• 2011

Memristors have been studied for many years due to better scalability than DRAMs and FLASH memories thus they are considered now as a strong candidate for future memories. To describe the electrical behavior of memristors, various memristor models have been developed. Especially, many kinds of window function have been used to express the non-linearity of memristors which are thought to cause different voltage-current relationships in memristors. In this paper, the previous memristor models with different window functions are compared and analyzed. This comparative study can be very useful in not only understanding the diversity in memristor's electrical behaviors but also developing memristor circuits. This work was financially supported by the SRC/ERC program of MOST/KOSEF (R11-2005-048-00000-0). The CAD tools were supported by the IC Design Education Center (IDEC), Korea.

• 센서학회지
• /
• 제30권4호
• /
• pp.261-266
• /
• 2021

A simple memristor model is proposed for the neuromorphic system in the Simulation Program for Integrated Circuits Emphasis (SPICE). The memristive I-V characteristics with different voltage and frequencies were analyzed. And with the model, we configured a learning and inference system with 4 by 4 memristor array to show the practical use of the model. We examined the applicability by configuring the simplest neuromorphic circuit. The total simulation time for the proposed model was 18% lesser than that for the one-memristor model. When compared with more memristor models in a circuit, the time became even shorter.

• 한국산학기술학회논문지
• /
• 제15권2호
• /
• pp.1051-1058
• /
• 2014

본 논문에서는 PSPICE 프로그램을 이용하여 멤리스터 소자의 전기적 특성을 해석하였다. 멤리스터의 PSPCE 회로해석을 위한 모델링을 제안하고, 멤리스터의 전류-전압 특성을 분석하였고, 멤리스터의 입력전압에 따른 비선형 저항의 변화를 DC해석과 과도해석을 통하여 확인하였다. 또한, 멤리스터 저항의 직렬과 병렬연결에 따른 특성변화를 보았다. 한편, 멤리스터와 커패시터로 이루어진 M-C 회로를 구성하여 충전과 방전특성의 변화를 종래의 R-C회로와 비교분석하였다. 250 Hz의 구형파 입력신호 인가 시, 멤리스터-커패시터 회로의 경우에, 상승시간(Tr) 0.58 ms, 하강 시간 (Tf) 1.6 ms, 지연시간 0.6ms를 나타내었다.

• 제어로봇시스템학회논문지
• /
• 제21권5호
• /
• pp.477-481
• /
• 2015

Implementation of memristor-based multilayer neural networks and their hardware-based learning architecture is investigated in this paper. Two major functions of neural networks which should be embedded in synapses are programmable memory and analog multiplication. "Memristor", which is a newly developed device, has two such major functions in it. In this paper, multilayer neural networks are implemented with memristors. A Random Weight Change algorithm is adopted and implemented in circuits for its learning. Its hardware-based learning on neural networks is two orders faster than its software counterpart.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권3호
• /
• pp.356-363
• /
• 2014

In this paper, we propose a new memristor-based crossbar array architecture, where a single memristor array and constant-term circuit are used to represent both plus-polarity and minus-polarity matrices. This is different from the previous crossbar array architecture which has two memristor arrays to represent plus-polarity and minus-polarity connection matrices, respectively. The proposed crossbar architecture is tested and verified to have the same performance with the previous crossbar architecture for applications of character recognition. For areal density, however, the proposed crossbar architecture is twice better than the previous architecture, because only single memristor array is used instead of two crossbar arrays. Moreover, the power consumption of the proposed architecture can be smaller by 48% than the previous one because the number of memristors in the proposed crossbar architecture is reduced to half compared to the previous crossbar architecture. From the high areal density and high energy efficiency, we can know that this newly proposed crossbar array architecture is very suitable to various applications of analog neuromorphic computing that demand high areal density and low energy consumption.