• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.694-698
• /
• 2004

In this paper, as one of these efforts for making the intelligent data mining system we propose the Associative frame of the memory according to the following three steps. First,the structured frame for performing the main brain function should be made. In this frame, the concepts of learning memory and episode memory are considered. Second,the learning mechanism for data acquisition and storing mechanism in the memory frame are provided. The obtained data are arranged and stored in the memory following the rules of the structured memory frame. Third, it is the last step of processing the inference and knowledge retrieval function using the stored knowledge in the associative memory frame. This system is applied to the area for estimating the purchasing degree from the type of customer's tastes, the pattern of commodities and the evaluation of a company.

• International Journal of Internet, Broadcasting and Communication
• /
• 제9권1호
• /
• pp.29-34
• /
• 2017

Over the past several decades, embedded system and flight control computer technologies have been evolved to meet the diverse needs of the mobile device market. Current embedded systems are at the heart of technologies that can take advantage of small-sized specialized hardware while still providing high-efficiency performance at low cost. One of these key technologies is multiple memory banks. For example, a dual memory bank can provide two times more memory bandwidth in the same memory space. This benefit take lower cost to provide the same bandwidth. However, there is still few software technologies to support the efficient use of multiple memory banks. In this study, we present a technique to efficiently exploit multiple memory banks by software support. Specifically, our technique use an interference graph to optimally allocate data to different memory banks by an optimizing compiler. As a result, the execution time can be improved upto 7% with the proposed technique.

• 한국컴퓨터정보학회논문지
• /
• 제27권5호
• /
• pp.11-19
• /
• 2022

본 논문에서는 전가상화 방식의 가상 머신 모니터를 기반으로 메모리 중복을 통한 고장 감내 기능을 적용한 임베디드 시스템을 제안한다. 제안된 가상 머신 모니터는 우선 효율적인 섀도우 페이지 테이블 기법을 사용하여 메모리를 가상화한다. 이를 기반으로 대상 임베디드 시스템을 하나의 가상 머신으로 동작하게 하는 한편, 동일한 시스템을 별도의 가상 머신에서 동작하도록 백업 시스템을 구축함으로써 대상 임베디드 시스템의 메모리 영역이 미리 정해진 시점과 대상에 따라 백업 시스템의 메모리 공간으로 복사되도록 하였다. 이렇게 중복이 이루어진 임베디드 시스템은 고장이 발생하면 백업 시스템으로 전환하여 정상적인 동작을 이어나가게 된다. 성능 평가를 통해 제안된 기법이 임베디드 시스템의 성능을 크게 저하시키지 않으면서도 시스템의 가용성을 크게 향상시킬 수 있음을 확인하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권1_2호
• /
• pp.125-134
• /
• 2004

최근에 프로세서-메모리간 성능격차 문제를 완화하기 위하여 내장캐시의 접근실패율을 낮추고 메모리 대역폭을 확장하는 내장캐시 압축시스템이 제안되었다. 내장캐시 압축시스템은 데이타를 압축해 저장함으로써 내장캐시의 실질적 저장공간을 확장하고, 메모리 버스에서 데이타를 압축해 전송함으로써 실질적 메모리 대역폭을 확장한다. 본 논문에서는 이와 같은 내장캐시 압축시스템을 확장해 기존의 주 메모리 압축시스템과 병합해 설계한 이종 메모리 압축시스템을 제안한다. 주 메모리의 기억공간을 효율적으로 확장하고, 내장캐시의 접근실패율을 낮추고, 메모리 대역폭을 확장하고, 압축캐시의 복원시간을 줄이고, 설계 복잡도를 낮추기 위하여 몇 가지 새로운 기법들을 제시한다. 제안하는 시스템과 비교대상 시스템의 성능은 슈퍼스칼라 구조의 마이크로프로세서 시뮬레이터를 수정하여 실행기반 시뮬레이션을 통해 검증한다. 본 논문에서 사용한 실험방법은 기존의 트레이스기반 시뮬레이션과 비교해 보다 높은 정확도를 갖는다. 실험결과 주 메모리 확장에 따른 이득을 고려하지 않은 경우에 제안하는 시스템은 일반 메모리시스템에 비하여 수행시간을 내장캐시의 크기에 따라 최대 4-23%가량 단축한다. 제안하는 시스템의 데이타 메모리와 코드 메모리의 확장비율은 각각 57-120%와 27-36%이다.

• 인지과학
• /
• 제7권3호
• /
• pp.7-36
• /
• 1996

본 논문에서는 인간을 대상으로 한 신경심리학적 연구결과들을 중심으로 기억의 뇌생리적 기초에 관하여 지금까지 알려진 바를 개관하고자 하였다. 현재 인지심리학자들은 기억이 하나의 단일한 체계가 아니라 여러가지 독자적인 하위체계들로 구분된다고 생각한다. 이러한 다중기억체계의 관점을 따라 본 논문에서는 뇌의 어느부위가 손상될때 어떤 종류의 기억에 장애가 생기는가,그리고 뇌영상 기법을 사용하요 특정 기억과제를 수행하는 도중에 뇌의 어느 부위가 그 제시방식에 따라 약간씩 다르지만 대개 후두염,두정엽,그리고 측두엽의 경계선을 중심으로 한 비교적 넓은 부위가 중요한 것으로 보인다. 장기기억의 경우,그 한 하위체계인 암묵기억은 하나의 단일한 기억체계가 아니어서 어떤 학습과제가 사용되는가에 다라 관련되는 부위가 많이 달라진다. 반면에 외현기억의 형성(즉,응고화)에는 내측측두엽이 결정적인 역할을 한다는 사실을 잘 알려져 있다. 일화기억과 의미기억의 저장 그리고/또는 인출에는 측두피질과 전두전피질이 중요한 역할을 하는것으로 보인다. 끝으로,장기기억의 저장장소에 관한 최근의 견해가 소개되었다.

• 한국통신학회논문지
• /
• 제37B권11호
• /
• pp.1041-1049
• /
• 2012

공유메모리 멀티프로세서 시스템에서, lock을 사용하는 전통적인 동기화 방식의 문제점들을 극복하기 위하여 트랜잭셔널 메모리(transactional memory)가 제안되었고, 고성능 트랜잭셔널 메모리를 실용화하기 위한 다양한 구현 방법들이 계속해서 연구되고 있다. 하지만 이러한 연구들은 트랜잭셔널 메모리의 실용화 및 수행 속도 개선에 주력하고 있으며, 충돌 관리 정책(conflict management policy)에 따른 트랜잭셔널 메모리의 시스템 오버헤드를 분석하는 연구는 부족한 실정이다. 이에 본 논문은 트랜잭셔널 메모리의 한 종류인 하드웨어 트랜잭셔널 메모리를 충돌 관리 정책에 따라 네 가지로 분류하고, 모델링과 시뮬레이션을 통해 이 네 가지의 성능과 시스템 버스 트래픽을 비교 분석한다. 그리고 이러한 비교 분석 결과를 바탕으로 시스템 성능에 가장 크게 기여 할 수 있는 효율적인 충돌 관리 정책을 제시한다.

• ETRI Journal
• /
• 제34권5호
• /
• pp.787-790
• /
• 2012

The objective of this research is to design a high-performance NAND flash memory system containing a buffer system. The proposed instruction buffer in the NAND flash memory consists of two parts, that is, a fully associative temporal buffer for temporal locality and a fully associative spatial buffer for spatial locality. A spatial buffer with a large fetching size turns out to be effective for serial instructions, and a temporal buffer with a small fetching size is devised for branch instructions. Simulation shows that the average memory access time of the proposed system is better than that of other buffer systems with four times more space. The average miss ratio is improved by about 70% compared with that of other buffer systems.

• 대한기계학회논문집A
• /
• 제28권8호
• /
• pp.1099-1108
• /
• 2004

In this paper, a study on the development of expert system for Al matrix composite with shape memory alloy fiber is performed to evaluate termomechanical behavior and mechanical properties. Expert system is very useful computer-based analysis system designed to make analysis technique and knowledge conveniently available to a lot of fabricable condition. In the developed system, it is possible to predict termomechanical behavior and mechanical properties for other composite with shape memory alloy fiber. The smartness of the shape memory alloy is given due to the shape memory effect of the TiNi fiber which generates compressive residual stress in the matrix material when heated after being prestrained. For finite element analysis, an analytical model is assumed two dimensional axisymmetric model compared of one fiber and the matrix. To evaluate the strength of composite using FEM, the concept of smart composite was simulated on computer Thus, in this paper, the FEA was carried out at two critical temperature conditions; room temperature and high temperature(363k). The finite element analysis result was compared with the test result for the analysis validity.

• 전자공학회논문지CI
• /
• 제42권6호
• /
• pp.19-28
• /
• 2005

다중 프로세서 구조는 컴퓨터 성능을 향상시키기 위한 좋은 방법이다. 물리적으로 분산된 메모리를 단일 공유 메모리 공간으로 제공하는 CC-NUMA(Cache Coherent Non-Uniform Memory Access) 시스템은 다중 프로세서 컴퓨터 시스템으로 널리 사용된다. CC-NUMA는 공유 메모리 지원을 위해 풀맵 디렉토리를 가지며, 빠른 원격 메모리 접근을 위해 원격 캐시 메모리를 사용한다. 본 논문은 CC-NUMA 시스템을 구성할 수 있는 프로세싱 노드 구조와 이러한 구조에 적합한 캐시 일관성 유지 프로토콜을 제안하여, 대량의 프로세서를 이용한 다중 프로세서 시스템의 구성을 용이하게 한다. 끝으로 제안된 프로토콜에 따른 시스템 구현 결과도 제시한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제2권2호
• /
• pp.111-124
• /
• 2002

The ferroelectric RAM (FeRAM) has a great advantage for a system on a chip (SOC) and mobile product memory, since FeRAM not only supports non-volatility but also delivers a fast memory access similar to that of DRAM and SRAM. This work develops at three levels: 1) low voltage operation with boost voltage control of bitline and plateline, 2) reducing bitline capacitance with multiple divided sub cell array, and 3) increasing chip performance with write operation sharing both active and precharge time period. The key techniques are implemented on the proposed hierarchy bitline scheme with proposed hybrid-bitline and high voltage boost control. The test chip and simulation results show the performance of sub-1.5 voltage operation with single step pumping voltage and self-boost control in a cell array block of 1024 ($64{\;}{\times}{\;}16$) rows and 64 columns.