• 제목/요약/키워드: Memory reduction

검색결과 471건 처리시간 0.025초

한영 모바일 번역기를 위한 강건하고 경량화된 한국어 형태소 분석기 (A Light Weighted Robust Korean Morphological Analyzer for Korean-to-English Mobile Translator)

  • 여상화
    • 한국컴퓨터정보학회논문지
    • /
    • 제14권2호
    • /
    • pp.191-199
    • /
    • 2009
  • 본 논문에서는 핸드폰, 스마트폰, PDA폰 등의 모바일폰에서 동작하는 강건하고 경량화된 한국어 형태소 분석기를 제안한다. 이들 모바일 장치들은 낮은 CPU 성능과 메모리 사용에서의 제약으로 인해 자연언어 인터페이스를 적용하기 곤란했다. 본 논문에서는 1) 키 이벤트 핸들러 (Key Event Handler)를 이용한 온라인 형태소 분석과 2) 붙여 쓴 오류 문장에 대해 띄어쓰기 오류 교정의 전처리 과정 없이 강건한 형태소 분석 방법을 제안한다. 본 논문에서 제안된 경량화된 한국어 형태소 분석기는 모바일 한영 번역기 시제품에 적용하여 메모리 사용량은 5.8% 줄이고 평균 반환 시간은 19.0% 개선하였다.

구동라인분리 센스앰프의 딜레이페일 개선 효과에 대한 분석 (Analysis of Improvement on Delay Failures in Separated Driving-line Sense Amplifier)

  • 김동영;김수연;박제원;김신욱;이명진
    • 전기전자학회논문지
    • /
    • 제28권1호
    • /
    • pp.1-5
    • /
    • 2024
  • DRAM의 성능 개선을 위해 센스앰프의 미스매치로 인한 센싱페일을 감소시켜야 한다. 플립페일과 달리 딜레이페일은 고속 동작이 요구될 때 더 심화될 수 있어 차세대 메모리 설계 시 면밀히 고려되어야 할 문제이다. Conventional SA는 증폭 시작 시 모든 트랜지스터가 동시에 동작하는 반면, SDSA는 BLB를 출력으로 하는 트랜지스터 2개만 먼저 동작시켜 오프셋을 완화할 수 있다. 본 논문에서는 SDSA의 딜레이페일에 대한 우수성을 시뮬레이션을 통해 검증하였다. Conventional SA에 비해 약 90%의 딜레이 페일 감소 효과를 갖고 있음을 확인했다.

플래시 스토리지의 성능 지연 방지를 위한 비휘발성램 기반 쓰기 증폭 감소 기법 (NVM-based Write Amplification Reduction to Avoid Performance Fluctuation of Flash Storage)

  • 이은지;정민성;반효경
    • 한국인터넷방송통신학회논문지
    • /
    • 제16권4호
    • /
    • pp.15-20
    • /
    • 2016
  • 플래시 메모리는 초소형 전자기기부터 미디어 서버에 이르기까지 현대의 다양한 시스템에서 스토리지로 활용되고 있다. 플래시 메모리의 쓰기 증폭 (Write Amplification)은 가비지 컬렉션에서 발생하는 것으로 불규칙적인 성능의 주요 원인으로 지적되고 있다. 갑작스러운 속도지연은 실시간성 미디어를 위한 스토리지 시스템에서 치명적인 단점이 될 수 있다. 본 논문은 비휘발성램을 플래시 메모리 스토리지의 버퍼캐시로 사용하고 두 계층 간의 협동적 데이터 관리를 통해 플래시 메모리의 쓰깆 WAF를 절감하는 기법에 대해 제안한다. 비휘발성램에 캐쉬된 데이터는 플래시 메모리에서 가비지 컬렉션 수행 시 복사하지 않도록 한다. 이것은 복사되는 페이지의 수를 감소시켜 스토리지의 성능 및 내구성을 향상시킨다. 제안된 기법은 ssdsim 시뮬레이터에 구현되었으며 WAF와 응답시간의 표준편차를 각각 51.4%와 35.4% 개선할 수 있음을 보인다.

CT 영상에서 뼈의 불균질 모델 생성을 위한 B-스플라인 볼륨의 빠른 보간 방법 (Method of Fast Interpolation of B-Spline Volumes for Reconstructing the Heterogeneous Model of Bones from CT Images)

  • 박준홍;김병철
    • 대한기계학회논문집A
    • /
    • 제40권4호
    • /
    • pp.373-379
    • /
    • 2016
  • 복잡한 불균질성을 가지는 뼈의 경우 물성치 분포를 B-스플라인 볼륨 함수를 이용해 표현하는 것이 적합하다고 알려져 있다. 물성치 분포에 대한 B-스플라인 볼륨 함수는 CT 영상의 각 화소값들을 보간하여 얻을 수 있다. 그러나 뼈의 CT 영상 데이터는 3차원이며 크기가 매우 크기 때문에 보간 시간이 오래 걸리며, 많은 컴퓨터 메모리가 필요하다. 본 연구에서는 이를 해결하기 위한 방법을 제안한다. 제안하는 방법에서는 영상이 가지는 화소 간격의 균일성 및 B-스플라인 기저 함수의 특징을 이용해 B-스플라인 볼륨 보간 문제를 단순화 시킨다. 이는 결과적으로 계산 시간 및 메모리 사용량을 줄여준다. 검증을 위해, 제안한 방법을 컴퓨터 프로그램으로 구현하였으며, 실험을 통해 계산 시간이 줄어든 것을 확인하였다.

Forsythiaside, a Constituent of the Fruits of Forsythia suspense, Ameliorates Scopolamine-Induced Memory Impairment in Mice

  • Kim, Sun-Ho;Kim, Dong-Hyun;Choi, Ji-Joung;Lee, Jong-Gu;Lee, Choong-Ho;Park, Se-Jin;Jung, Won-Yong;Park, Dong-Hyun;Ko, Kwang-Ho;Lee, Seung-Ho;Ryu, Jong-Hoon
    • Biomolecules & Therapeutics
    • /
    • 제17권3호
    • /
    • pp.249-255
    • /
    • 2009
  • Forsythiaside is a polyphenolic constituent of the fruits of Forsythia suspense Vahl which are widely used as anti-inflammatory herbal raw materials in traditional Chinese medicine. In the present study, the authors assessed the effects of forsythiaside on learning and memory impairments induced by scopolamine using a passive avoidance and the Morris water maze tests in mice. Drug-induced amnesia was induced by scopolamine treatment (1 mg/kg, i.p.). Forsythiaside (10 mg/kg, p.o) administration significantly prevented scopolamine-induced step-through latency reduction in the passive avoidance test and scopolamine-induced increased escape latency in the Morris water maze test (p<0.05). Moreover, in an ex-vivo study, forsythiaside treatment (10 mg/kg, p.o) significantly reduced the increase of thiobarbituric acid reactive substance levels induced by scopolamine (p<0.05). Taken together, the present study suggests that forsythiaside could be useful for the treatment of cognitive impairment, and that its beneficial effects are mediated, in part, by its antioxidative properties.

움직임 보상된 웨이블릿 기반의 비디오 코딩 시스템에 적용 가능한 임베디드 압축 코덱 알고리즘 (Embedded Compression Codec Algorithm for Motion Compensated Wavelet Video Coding System)

  • 김송주
    • 한국콘텐츠학회논문지
    • /
    • 제12권3호
    • /
    • pp.77-83
    • /
    • 2012
  • 웨이블릿 방식의 비디오 압축에서 과도한 메모리 요구 사항을 감소시키기 위해 본 논문은 저 복잡도의 임베디드 압축(Embedded Compression : EC) 알고리즘을 적용한다. 본 논문의 EC 알고리즘은 화질 열화가 거의 무손실에 가깝도록 하기 위해 고정 압축률 50%를 사용한다. 본 논문의 EC 기법을 통해 EC가 적용되지 않은 웨이블릿 비디오 인코더와 비교하여 이산 웨이블릿 변환 과정에서 발생하는 임시적인 저주파 웨이블릿 계수들의 메모리의 접근과 크기를 50%로 줄일 수 있다. 또한, 포워드 적응형 양자화(FAQ)와 고정 길이 코드 기반의 EC 알고리즘은 웨이블릿과 SPHIT(Set Partitioning in Hierarchical Trees) 사이의 버퍼의 크기와 대역폭을 50%까지 절약할 수 있다. 시뮬레이션 결과를 통해, 비디오 코더의 목표 비트율이 1 과 0.5 bpp 인 경우에 본 논문에서 적용한 EC 알고리즘에 의한 평균적인 PSNR 저하가 각각 0.179와 0.162 dB 임을 알 수 있다.

OFDM 기반 통신 시스템용 단일 메모리 구조의 64~8,192점 FFI/IFFFT 코어 생성기 (A Generator of 64~8,192-point FFT/IFFT Cores with Single-memory Architecture for OFDM-based Communication Systems)

  • 임창완;전흥우;신경욱
    • 한국정보통신학회논문지
    • /
    • 제14권1호
    • /
    • pp.205-212
    • /
    • 2010
  • 본 논문에서는 OFDM 기반의 통신 시스템용 FFT/IFFT 코어 생성기 (FCore_Gen)를 구현하였다. FCore_Gen은 FFT 길이, 입력 비트수, 내부 중간 결과 값의 비트수, 격자계수 비트수 등의 선택에 따라 총 640가지 의 FFT/IFFT 코어를 Verilog-HDL 코드로 생성한다. 생성되는 FFT/IFFT 코어는 in-place 방식의 단일 메모리 구조를 기반으로 하며, FFT 길이에 따라 radix-4, radix-2 알고리듬의 혼합 구조가 적용된다. 또한, 메모리 감소와 연산 정밀도 향상을 위하여 중간 결과 값의 크기에 따른 조건적 스케일링이 연산 stage 단위로 적용되도록 하였다. 생성되는 코어를 $0.35-{\mu}m$ CMOS 표준 셀로 합성 한 결과 75-MHz@3.3-V의 속도로 동작 가능하여 64점 FFT 연산에 $2.55-{\mu}s$가 소요되고, 8192 점 FFT 연산에 $762.7-{\mu}s$가 소요되어 OFDM기반의 무선 랜, DMB, DVB 시스템의 요구조건을 만족한다.

IEEE 802.11n 무선 랜 표준용 LDPC 복호기 설계 (A Design of LDPC Decoder for IEEE 802.11n Wireless LAN)

  • 정상혁;신경욱
    • 대한전자공학회논문지SD
    • /
    • 제47권5호
    • /
    • pp.31-40
    • /
    • 2010
  • 본 논문에서는 IEEE 802.11n 무선 랜 표준용 LDPC 복호기 프로세서를 설계하였다. 설계된 프로세서는 IEEE 802.11n 표준의 블록길이 1,944와 부호화율 1/2의 패리티 검사 행렬을 지원하며, 하드웨어 감소를 위해 최소합 알고리듬과 layered 구조를 적용하였다. 최소합 알고리듬의 특징을 이용한 검사노드 메모리 최소화 방법을 고안하여 적용하였으며, 이를 통해 기존방법의 메모리 크기의 25%만을 사용하여 구현하였다. 설계된 프로세서를 $0.35-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과, 200,400 게이트와 19,400 비트의 메모리로 구현되었으며, 80 MHz@2.5V로 동작하여 약 135 Mbps의 성능을 갖는다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작 검증과 복호성능을 분석하였으며, 이를 통해 설계된 LDPC 복호기의 유용성을 입증하였다.

핫스팟 접근영역 인식에 기반한 바이너리 코드 역전 기법을 사용한 저전력 IoT MCU 코드 메모리 인터페이스 구조 연구 (Low-Power IoT Microcontroller Code Memory Interface using Binary Code Inversion Technique Based on Hot-Spot Access Region Detection)

  • 박대진
    • 대한임베디드공학회논문지
    • /
    • 제11권2호
    • /
    • pp.97-105
    • /
    • 2016
  • Microcontrollers (MCUs) for endpoint smart sensor devices of internet-of-thing (IoT) are being implemented as system-on-chip (SoC) with on-chip instruction flash memory, in which user firmware is embedded. MCUs directly fetch binary code-based instructions through bit-line sense amplifier (S/A) integrated with on-chip flash memory. The S/A compares bit cell current with reference current to identify which data are programmed. The S/A in reading '0' (erased) cell data consumes a large sink current, which is greater than off-current for '1' (programmed) cell data. The main motivation of our approach is to reduce the number of accesses of erased cells by binary code level transformation. This paper proposes a built-in write/read path architecture using binary code inversion method based on hot-spot region detection of instruction code access to reduce sensing current in S/A. From the profiling result of instruction access patterns, hot-spot region of an original compiled binary code is conditionally inverted with the proposed bit-inversion techniques. The de-inversion hardware only consumes small logic current instead of analog sink current in S/A and it is integrated with the conventional S/A to restore original binary instructions. The proposed techniques are applied to the fully-custom designed MCU with ARM Cortex-M0$^{TM}$ using 0.18um Magnachip Flash-embedded CMOS process and the benefits in terms of power consumption reduction are evaluated for Dhrystone$^{TM}$ benchmark. The profiling environment of instruction code executions is implemented by extending commercial ARM KEIL$^{TM}$ MDK (MCU Development Kit) with our custom-designed access analyzer.

홍화 지상부 추출물의 전뇌허혈에 대한 신경보호 효과 (Neuroprotective Effects of the Extracts from the Aerial Parts of Carthamus tinctorius L. on Transient Cerebral Global Ischemia in Rats)

  • 김영옥;이상원;양승옥;나세원;김수강;정주호
    • 한국약용작물학회지
    • /
    • 제22권1호
    • /
    • pp.46-52
    • /
    • 2014
  • In traditional Korean and Chinese medicine, safflower (Carthamus tinctorius L.) for the treatment of central nervous system-related symptoms such as tremor, seizure, stroke and epilepsy. We investigated the effects of safflower could influence cerebral ischemia-induced neuronal and cognitive impairments. Administration of safflower for 1 day (200 mg/kg body weight, p.o.) increased the survival of hippocampal CA1 pyramidal neurons after transient global brain ischemia. And neurological functions measured as short term memory. Post-treatment with safflower for 2 times decreased the induction/reduction - induced production of neuronal cell loss from global cerebral ischemia. Safflower markedly decreased neuronal cell death and also caused a decrease in the content of thiobarbituric acid-reacting substances (TBARS) ($55.2{\pm}9.4{\mu}mol\;mg^{-1}$) and significant improvement of activities of glutathione (GSH) ($27.2{\pm}5.0{\mu}mol\;mg^{-1}$) in hippocampus. We conclude that treatment with safflower attenuated learning and memory deficits, and neuronal cell loss induced by global cerebral ischemia. These results suggest that safflower may be a potential candidate for the treatment of vascular dementia.