• Title/Summary/Keyword: Max circuit

검색결과 109건 처리시간 0.024초

초고주파 집적회로의 수율향상을 위한 새로운 바이어스 안정화 회로 (A Newly Proposed Bias Stability Circuit for MMIC율s Yield Improvement)

  • 권태운;신상문;최재하
    • 한국전자파학회논문지
    • /
    • 제13권9호
    • /
    • pp.882-888
    • /
    • 2002
  • 본 논문에서는 공정변화와 온도변화에 의한 MMIC의 성능저하를 보상할 수 있는 바이어스 안정화 회로를 제안하였다. 제안된 바이어스 안정화 회로는 기존의 정전류원을 사용하는 바이어스 회로와의 비교를 통하여 그 효과를 검증하였다. 두 구조를 동일한 조건으로 비교하기 위해 하나의 레이아웃에 두 구조를 채택한 증폭기를 동시에 설계 및 제작을 하였다. 공정오차는 세가지 경우 NOM, MIM, MAX로 구분하고 각각에 대해 고주파 특성을 측정하였다. 측정 결과로 정전류원을 가지는 바이어스회로를 채택한 증폭기 의 1.8 GHz에서의 이득변화는 6.4 dB, Ids 변화 7 mA이지만 제안된 바이어스회로를 채택한 증폭기는 이득변화는 2.1 dB, Ids 변화 3 mA로 우수한 특성을 보임을 확인하였다. 따라서, 제안된 바이어스 회로를 적용한 MMIC는 공정상의 변화와 온도 등에 의한 동작점의 변화를 보상하여 고주파특성의 감쇠를 보상할 수 있고 궁극적으로 회로의 수율을 개선할 수 있다. 제작된 회로의 전체크기는 1.2 mm $\times$ 1.4 mm이다.

연속적인 최대-최소 연결비율 문제: 회선망에서의 공정성 및 효율성을 보장하는 경로설정 (Successive Max-min Connection-Ratio Preoblem:Routing with Fairness and Efficiency in Circuit Telecommunication Networks)

  • 박구현;우재현
    • 한국경영과학회지
    • /
    • 제22권2호
    • /
    • pp.13-29
    • /
    • 1997
  • This paper considers a new routing problem, successive max-min connection ratio problem (SMCRP), arised in circuit telecommunication networks such as SONET and WDM optical transport network. An optimization model for SMCRP is established based on link-flow formulation. It's first optimization process is an integral version of maximum concurrent flow problem. Integer condition does not give the same connection-ratio of each node-pair at an optimal solution any more. It is also an integral multi-commodity flow problem with fairness restriction. In order to guarantee fairness to every node-pair the minimum of connection ratios to demand is maximized. NP- hardness of SMCRP is proved and a heuristic algorithm with polynomial-time bound is developed for the problem. Augmenting path and rerouting flow are used for the algorithm. The heuristic algorithm is implemented and tested for networks of different sizes. The results are compared with those given by GAMS/OSL, a popular commercial solver for integer programming problem.n among ferrite-pearlite matrix, the increase in spheroidal ratio with increasing fatigue limitation, 90% had the highest, 14.3% increasing more then 70%, distribution range of fatigue.ife was small in same stress level. (2) $\sqrt{area}_{max}$ of graphite can be used to predict fatigue limit of Ductile Cast Iron. The Statistical distribution of extreme values of $\sqrt{area}_{max}$ may be used as a guideline for the control of inclusion size in the steelmaking.

  • PDF

사후확률 최적화를 이용한 터보코드 복호기 구현 (An Implementation of Turbo -Code Decoder using Posteriori Probability Optimization)

  • 노진수;이강현
    • 전자공학회논문지CI
    • /
    • 제43권4호
    • /
    • pp.73-79
    • /
    • 2006
  • 터보 코드는 강력한 에러정정 성능 때문에 W-CDMA(Wideband Code Division Multiple Access), CDMA2000 등의 통신 알고리즘에 적용되고 있으며, 여러 분야에서 하드웨어로 구현되어졌다. 여러 가지의 개선 알고리즘과 하드웨어 구조가 제안되어 졌으나 아직까지 하드웨어 면적, 동작속도 및 소비전력 등의 문제가 연구되어지고 있다. 본 논문에서는 하드웨어 면적과 동작속도를 향상시키기 위하여 사후확률 최적화로부터 유도된 MAX-SCALE 알고리즘을 이용한 터보코드 복호기를 설계하였으며, 제안된 회로는 Matlab과 MaxPulsII를 사용하여 성능 측정 및 FPGA 보드상에 구현되었다. 결과적으로 제안된 구조를 사용하여 FPGA에 구현했을 때, 616개의 로직 요소 (Logic Element)를 가지며 MAP(Maximum a Posteriori) 복호 알고리즘에 비해 동작속도는 56.48MHz로 약 40% 향상되었으며, 6.12%의 BER(Bit Error Rate) 성능이 향상되었다.

Miniaturization of Embedded Bandpass Filter in LTCC Multilayer Substrate for WiMAX Applications

  • Cho, Youngseek;Choi, Seyeong
    • Journal of information and communication convergence engineering
    • /
    • 제11권1호
    • /
    • pp.45-49
    • /
    • 2013
  • A compact radio frequency (RF) bandpass filter (BPF) in low temperature co-fired ceramic (LTCC) is suggested for WiMAX applications. The center frequency ($f_0$) of the BPF is 5.5 GHz and its pass band or 3-dB bandwidth is 700 MHz to cover all the three major bands, low and middle unlicensed national information infrastructure (U-NII; 5.15-5.35 GHz), World Radiocommunication Conference (5.47-5.725 GHz), and upper U-NII/industrial, scientific, and medical (ISM) (5.725-5.85 GHz), for the WiMAX frequency band. A lumped circuit element design-the 5th order capacitively coupled Chebyshev BPF topology-is adopted. In order to design a compact RF BPF, a very thin ($43.18{\mu}m$) ceramic layer is used in LTCC substrate. An interdigital BPF is also designed in silicon substrate to compare the size and performance of the lumped circuit element BPF. Due to the high relative dielectric constant (${\varepsilon}_r$ = 11.9) of the silicon substrate, the quarter-wavelength resonator of the interdigital BPF can be reduced. In comparison to the 5th order interdigital BPF at $f_0$ = 5.5 GHz, the lumped element design is 24% smaller in volume and has 17 and 7 dB better attenuation characteristics at $f_0{\pm}0.75$ GHz.

Implementation of Hardware Circuits for Fuzzy Controller Using $\alpha$-Cut Decomposition of fuzzy set

  • Lee, Yo-Seob;Hong, Soon-Ill
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제28권2호
    • /
    • pp.200-209
    • /
    • 2004
  • The fuzzy control based on $\alpha$-level fuzzy set decomposition. It is known to produce quick response and calculating time of fuzzy inference. This paper derived the embodiment computational algorithm for defuzzification by min-max fuzzy inference and the center of gravity method based on $\alpha$-level fuzzy set decomposition. It is easy to realize the fuzzy controller hardware. based on the calculation formula. In addition. this study proposed a circuit that generates PWM actual signals ranging from fuzzy inference to defuzzification. The fuzzy controller was implemented with mixed analog-digital logic circuit using the computational fuzzy inference algorithm by min-min-max and defuzzification by the center of gravity method. This study confirmed that the fuzzy controller worked satisfactorily when it was applied to the position control of a dc servo system.

영상처리용 Morphological Filter의 하드웨어 설계 (Design of Morphological Filter for Image Processing)

  • 문성용;김종교
    • 한국통신학회논문지
    • /
    • 제17권10호
    • /
    • pp.1109-1116
    • /
    • 1992
  • Mathematical morphology는 이론적 배경으로 신호 및 시스템의 기하학적 특성을 해석하는데 우수하고 잡음이 섞인 데이터를 고르기에 있어서 매우 성공적으로 적용되고 있다. 본 논문에서는 morphological필터의 하드웨어 구현은 같은 회로에서 gray scale dilation과 erosion을 수행하여 최소값과 최대값을 선택하도록 함으로써 회로의 복잡성을 줄이고 병렬처리가 가능하도록 하였다. Morphological filter의 구조는 structuring element블록, 이미지 데이타 블록, 제어 블록, ADD 블록, MIN/MAX블록으로 구성되고 실시간 처리가 가능하도록 하드웨어를 설계, one chip화 한다.

  • PDF

Nano MOSFET의 게이트길이 종속 최대진동주파수 추출 (Extraction of Gate-Length Dependent Maximum Oscillation Frequency of Nano MOSFET)

  • 김종혁;이용택;최문성;이성현
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2005년도 추계종합학술대회
    • /
    • pp.817-820
    • /
    • 2005
  • The gate-length dependence of maximun oscillation frequency $f_{MAX}$ is modeled by using scaling equations of equivalent-circuit parameters extracted from measured S-parameters of Nano-scale MOSFETs. The accuracy of the modeled $f_{MAX}$ is verified by observing good agreements with measured ones. It is observed that the $f_{MAX}$ initially increases with decreasing $L_g$ and then $f_{MAX}$ becomes saturated from $L_g$ less than 65nm.

  • PDF

전원모듈 PMIC 특성평가에 관한 연구 (A Study on Evaluation of Power Management IC)

  • 노영환
    • 전기전자학회논문지
    • /
    • 제20권3호
    • /
    • pp.260-264
    • /
    • 2016
  • MAX77846은 MAX77826과 호환해서 최신 웨어러블 시계와 3G/4G 스마트폰용의 전력모듈(PMIC)로 사용된다. MAX77846은 주변장치의 전력을 공급하기 위해 N 채널 MOSFET와 고효율의 레귤레이터, 비교기 등으로 구성되어 있다. 또한, 완전한 적용성과 각각의 레귤레이터 출력전압을 제공하기 위해 $I^2C$ 연산을 위해 전력 on/off 제어 로직을 제공한다. 이 논문에서 MAX77846을 기반으로 한 축약된 전력 매크로 모델을 전류와 시간에 대한 배터리 전압의 상태를 검증하기 위해 설계하고 LTspice로 시뮬레이션을 수행한다. Samsung Galaxy Gear 2 용 충전된 배터리 용량이 실시간으로 주요기능을 수행하는데 흐르는 전류를 측정한 후 특정한 기능을 수행하는데 사용가능한 시간을 검증하여 차세대 전력 모듈의 설계변수로 활용하는데 있다.

PLA에 기초한 디지털논리스위칭함수 구성 (The Construction of the Digital Logic Switching Functions using PLA)

  • 박춘명
    • 한국정보통신학회논문지
    • /
    • 제12권10호
    • /
    • pp.1794-1800
    • /
    • 2008
  • 본 논문에서는 PLA를 사용하여 디지털논리 스위칭함수를 효과적으로 구성하는 방법을 제안하였다. 제안한 방법은 먼저 포스트 대수를 기반으로 MIN 대수연산과 MAX 대수연산을 제안하였고, 이를 구현하기 위해 T-gate에 대해 논의하였다. 그리고 PLA의 기본 회로인 MIN 배열, MAX 배열과 리터럴에 대해 논의하였다. PLA를 사용하여 디지털논리스위칭함수를 설계하기 위해 변수분할, 모듈러 구조, 리터럴 생성기, 복호기와 인버터를 제안하였다. 제안한 방법은 좀 더 콤펙트하고 확장성이 용이하다.

논리결함 검사를 위한 Pattern Generator의 PLD 회로 설계 (The PLD Circuit Design of Pattern Generator for the Logical Inspection of Logical Defection)

  • 김준식;노영동
    • 반도체디스플레이기술학회지
    • /
    • 제2권4호
    • /
    • pp.1-7
    • /
    • 2003
  • In this paper, we design the pattern generator circuits using PLDs(Programmable Logic Devices). The pattern generator is the circuit which generates the test pattern signal for the inspection of logical defects of semiconductor products. The proposed circuits are designed by the PLD design tool(MAX+ II of ALTERA). Also the designed circuits are simulated for the verification of the designed ones. The simulation results have a good performance.

  • PDF