• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.44-52
• /
• 2002

반도체 기술의 발달로 인하여 메모리가 고집적화 됨에 따라 테스트의 복잡도와 시간도 같이 늘어나게 되었다. 실제로 널리 쓰이는 메모리 테스트 방법인 March 알고리듬은 DRAM에서 발생되는 고장을 검출하기 위해 고안된 것이다. 그러나 DRAM의 집적도가 증가함으로 반드시 고려해야 하는 이웃 패턴 감응 고장을 기존의 March 알고리듬으로는 테스트할 수 없고 DRAM의 이웃 패턴 감응 고장을 테스트하기 위한 기존 알고리듬들은 메모리 셀의 개수를 n이라고 할 때 $O(N^2)$의 복잡도를 갖기 때문에 테스트 시간을 많이 소요하게 된다. 본 논문에서는 메모리 테스트에 많이 쓰이는 March 알고리듬을 확장하여 메모리의 이웃 패턴 감응 고장 검출율을 효과적으로 높일 수 있는 알고리듬을 제안하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 B
• /
• pp.803-806
• /
• 1999

고성능 시스템이 개발됨에 따라 실시간 테스트의 중요성이 증가하고 있다. 메모리의 경우 저장된 값을 보존하면서 테스트할 수 있는 Transparent 테스트 알고리듬들이 개발되고 있다. 본 논문에서는 테스트 시간과 오버 헤드를 줄일 수 있는 새로운 Transparent 테스트 알고리듬을 제안한다. 제안하는 알고리듬은 SRAM의 전이 쓰기 동작 중에 발생하는 동적 전원 전류를 이용하는 방법이다. 동적 전원전류와 고장 모델과의 상관 관계를 규명한 결과 기존의 알고리듬보다 많은 고장 모델들을 테스트 할 수 있음을 발견하였다. 또한 쓰기 동작 중의 전류를 감지하기 때문에 압축치를 생성할 필요가 없어 그에 따른 테스트 시간과 오버 헤드를 줄일 수 있다. 본 논문에서는 기존의 March 알고리듬들을 본 테스트 방법론에 적합하도록 변형하는 방법을 설명하고 기존의 transparent 알고리듬과의 테스트 시간 고장 검출률 그리고 BIST 구현시의 하드웨어 오버헤드 측면에서 비교를 한다.

• 전자공학회논문지A
• /
• 제30A권1호
• /
• pp.51-63
• /
• 1993

기존의 알고리듬들이 완전히 검출하지 못하는 차수 2나 3의 연결된 2-결합고장을 검출하기 위하여 "알고리듬 다"가 제안되었다. 제한된 3-결합고장을 검출하는 "테스트1*", "테스트2*" 및 "알고리듬 라"가 제안되었다. "테스트1*"는 제한된 3-결합고장을 검출하는 측면에서 기존의 알고리듬들보다 시간복잡도가 감소되었다. "테스트2*" 및 "알고리듬 라"는 기존의 알고리듬들과 비교하여 시간복잡도가 감소되었고 개선된 고장 검출능력을 가진다. 그리고 요구하는 고장 검출정도에 따라 "알고리듬 라"를 순차적으로 수행시킬 수 있으며, 메모리를 병렬테스트하는 경우에 "알고리듬 라"를 수행시키면 시간복잡도가 상당히 개선된다. 비선형 번지순서를 발생시키고 두 번지부분으로 분할하여 반도체 RAM의 결합고장을 검출하는 MT(March Test)는 차수 3의 연결된 2-결합고장보다 복잡한 결합고장은 완전히 검출될 수 없다는 것이 입증되었다.

• 한국통신학회논문지
• /
• 제22권7호
• /
• pp.1394-1402
• /
• 1997

In this work, an efficient test algorithm and BIST architeture a for embedded memories are presented. The proposed test algorithm can fully detect stuck-at fault, transition fault, coupling fault. Moreover, the proposed test algorithm can detect nighborhood pattern sensitive fault which could not be detected in previous march test algoarithms. The proposed test algorithm perposed test algorithm performs testing for neghborhood pattern sensitive fault using backgroung data which has been used word-oriented memory testing.

• 대한전자공학회논문지SD
• /
• 제37권12호
• /
• pp.50-59
• /
• 2000

본 논문에서는 고집적 SRAM의 다양한 고장을 검출하기 위하여 동적 전원 공급 전류를 관찰하는 방법을 이용하였다. 다양한 고장을 가정하여 고장이 없는 경우와 고장이 발생한 경우 transition write시의 Iddt 펄스의 크기가 크게 다른 것을 이용하여 쓰기 동작만으로 구성된 메모리 테스트 알고리듬을 개발하였다. 새로운 알고리듬은 기존의 March B 알고리듬에 비해서 7/17의 짧은 길이를 가지고도 더 많은 잠재적인 고장을 검출할 수 있다.

• 대한전자공학회논문지SD
• /
• 제40권1호
• /
• pp.72-79
• /
• 2003

회로의 설계기술, 공정기술의 발달로 회로의 복잡도가 증가하고 있으며 대용량 메모리의 수요도 급격하게 증가하고 있다. 이렇듯 메모리의 용량이 커질수록 테스트는 더더욱 어려워지고, 테스트에 소요되는 비용도 점차 증가하여 테스트가 칩 전체에서 차지하는 비중이 커지고 있다. 따라서 짧은 시간에 수율을 향상시킬 수 있는 효율적인 테스트 알고리즘에 대한 연구자 중요하게 여겨지고 있다. 본 논문에서는 단일 포트 메모리의 고장을 검출하는데 가장 보편적으르 사용되는 March C-알고리듬을 바탕으로 하여 이를 보완하고, 추가되는 테스트 길이 없이 단일 포트 메모리뿐만 아니라 이종 포트 메모리에서 발생할 수 있는 모든 종류의 고장이 고려되어 이종 포트 메모리에서도 적용 가능한 효과적인 테스트 알고리듬을 제안한다.

• 정보학연구
• /
• 제3권3호
• /
• pp.57-65
• /
• 2000

본 논문에서는 내장된 SDRAM 에 대한 기능 및 AC 변수를 테스트하는 BIST 회로의 알고리듬 및 회로 구현을 기술하였다 제안된 BIST 회로를 사용하여 내장된 SDRAM 의 고장난 비트 셀의 어드레스 위치를 출력시킴으로써 Redundancy 회로 사용에 관한 정좌를 제공하도록 설계하였다. 또 실지 동작 주파수에서의 내장된 SDRAM 의 AC 변수에 대한 테스트를 수행하여 메모리의 오동작이 발생된 경우 어떤 AC 변수가 설계 사양을 벗어나는지를 출력하도록 구현하였다. $0.25\mu\textrm{m}$ 셀 라이브러리를 이용하여 회로 합성하는 경우 전체 게이트 수는 약 4,500 개 정도이고, Verilog 레지스터 전송 언어를 사용하여 설계 및 시뮬레이션을 통하여 검증하였다. 하나의 AC 변수에 대해서 2Y-March 14N 알고리듬으로 테스트하는 경우 100Mhz 동작 주파수에서 테스트 시간은 200ms 정도이다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제7권1호
• /
• pp.99-107
• /
• 2001

본 논문에서는 내장 메모리 테스트를 위해 메모리 테스트 알고리즘인 10N March 테스트 알고리즘을 회로로 구현하였으며, 구현된 내장 메모리 BIST 회로를 제어하기 위해 IEEE 1149.1 표준안을 회로로 구현하였다. 구현된 내장 메모리 테스트 회로는 워드 단위의 메모리를 위한 변경 데이터를 이용함으로써 워드 단위 메모리의 고착 고장, 천이 고장, 결합 고장을 완전히 검출할 수 있다. 구현된 회로는 Verilog-HIDL을 이용하여 구현하였으며, Synopsys에서 합성하였다. 합성된 메모리 테스트 회로와 IEEE 1149.1 회로의 검증은 메모리 컴파일러에 의해 생성된 메모리 셀과 VerilogXL을 이용하여 수행하였다.

• 지구물리와물리탐사
• /
• 제8권4호
• /
• pp.270-279
• /
• 2005

일본 문부과학성의 연구 지원하에 지뢰 탐지를 위한 GPR 시스템 개발에 관한 연구를 수행하였다. 2005 년도까지 두 종류의 새로운 지뢰탈지 GPR 시스템 원형의 개발을 완성하였으며 이를 ALIS (Advanced Landmine Imaging System)와 SAR-GPR (Synthetic Aperture Radar-Ground Penetrating Radar)이라고 명명하였다. ALIS는 금속탐지기와 GPR을 결합한 새로운 형태의 휴대용 지뢰탐지 시스템이다. 센서의 위치를 실시간으로 추적하는 시스템을 장착하여 센서에 감지된 신호를 실시간으로 영상화할 수 있도록 하였으며, 센서 위치의 추적은 센서의 손잡이에 장착한 CCD 카메라만을 이용하여 가능하도록 고안하였다. 그리고 GPR과 금속탐지기 신호를 CCD 카메라에 포착된 영상에 중첩하여 동시에 영상화하도록 설계하였기 때문에 매설된 탐지 목적물을 용이하게 그리고 신뢰할 만한 수준으로 탐지하고 구별할 수 있다. 2004년 12월에 아프가니스탄에서 ALIS의 현장 검증 실험을 수행하였으며, 이를 통해 이 연구에서 개발한 시스템을 이용하여 매설된 대인지뢰를 탐지할 수 있을 뿐만 아니라 대인지뢰와 금속 파편의 구분 또한 가능함을 보였다. SAR-GPR은 이동 로보트에 장착한 지뢰탐지 시스템으로 GPR과 금속탐지기 센서로 구성된다. 다수의 송, 수신 안테나로 구성된 안테나 배열을 채택하여 개선된 신호처리 기법의 적용을 가능하며, 이를 통해 좀 더 나은 지하 영상의 획득이 가능하다. SAR-GPR에 합성개구 레이다 알고리듬을 채용함으로써 원하지 않는 클러터(clutter)신호를 억제하고 불균질도가 높은 매질 내부에 매설된 목적물을 영상화할 수 있다. SAR-GPR은 새로이 개발한 휴대용 벡터 네트워크 분석기를 이용한 스텝 주파수 레이다 시스템(stepped frequency radar system)으로 6 개의 Vivaldi 안테나와 3 개의 벡터 네트워크 분석기로 구성된다. SAR-GPR의 크기는 $30cm{\times}30cm{\times}30cm$, 중량은 17 kg 정도이며 소형 무인 차량의 로보트 팔에 장착된다. 이 시스템의 현장 적용 실험은 2005 년 3 월 일본에서 성공적으로 실시된 바 있다.