한국정보과학회논문지:컴퓨팅의 실제 및 레터 (Journal of KIISE:Computing Practices and Letters)

한국정보과학회 (Korean Institute of Information Scientists and Engineers)
권호 표지

IEEE 1149.1을 이용한 March 알고리듬의 내장형 자체 테스트 구현

Implementation of March Algorithm for Embedded Memory Test using IEEE 1149.1

  • 양선웅 (숭실대학교 컴퓨터학과) ;
  • 박재흥 (숭실대학교 컴퓨터학과) ;
  • 장훈 (숭실대학교 컴퓨터학부)
  • 발행 : 2001.02.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 내장 메모리 테스트를 위해 메모리 테스트 알고리즘인 10N March 테스트 알고리즘을 회로로 구현하였으며, 구현된 내장 메모리 BIST 회로를 제어하기 위해 IEEE 1149.1 표준안을 회로로 구현하였다. 구현된 내장 메모리 테스트 회로는 워드 단위의 메모리를 위한 변경 데이터를 이용함으로써 워드 단위 메모리의 고착 고장, 천이 고장, 결합 고장을 완전히 검출할 수 있다. 구현된 회로는 Verilog-HIDL을 이용하여 구현하였으며, Synopsys에서 합성하였다. 합성된 메모리 테스트 회로와 IEEE 1149.1 회로의 검증은 메모리 컴파일러에 의해 생성된 메모리 셀과 VerilogXL을 이용하여 수행하였다.

In this paper, we implemented memory BIST circuit based on ION march algorithm, and the IEEE 1149.1 has been designed as main controlJer for embedded memory testing. The implemented memory BIST can be used for word-oriented memory since it adopts background data, this is avaliable for word-oriented memory. It is able to detect all stuck-at faults, transition faults, coupling faults, and address decoder faults in the word-oriented memory. Memory BIST and IEEE 1149.1 are described at RTL level in Verilog-HDL, and synthesized with the Synopsys. The synthesized circuits are fully velified using VerilogXL and memory cell generated by memory compiler.

키워드

참고문헌

  1. A. J. Goor, Testing Semiconductor Memories, John Wiley & Sons Ltd., 1991
  2. MICTOPROCESSOR TEST SECTION, Design & Test of Computers, Vol. 15, No. 3, 1998pp. 56-96
  3. Memory BistCoreTM User's Reference Manual, GeneSys Test Ware, Revision 1.4, June, 1998
  4. Tom Chen and Glen Sunada, 'A Self-Testing and Self-Repairing Structure for Ultra-Large Capacity Memories,' International Test Conference, 1992
  5. J. V. Sas, G. V. Wause, E. Huyskens and D. Rabaey, 'BIST for Embeded Static RAMs with Coverage Calculation,' International Test Conference, 1993 https://doi.org/10.1109/TEST.1993.470679
  6. V. G. Mikitjuk, V. N. Yarmolik, A. J. wan de Goor, 'RAM Testing Algorithms for Detection Multiple Linked Faults,' International Test Conference, 1996 https://doi.org/10.1109/EDTC.1996.494337
  7. R. Nair, S. M. Thatte and J. A. Abranham, 'Efficient Algorithms for Testing Semiconductor Random-Access Memories,' IEEE Transactions on Computers, Vol. C-28, No. 3, March 1979, pp. 258-261 https://doi.org/10.1109/TC.1979.1675331
  8. Pinamki Mazumder and Kanad Chakraborty, 'Testing and Testable Design of High-Density Random-Access Memories,' Kluwer Academic Publishers, 1996
  9. R. Dekker, F. Beenker, L. Thijseen, 'Fault Modeling and Test Algorithm Development for Static Random Access Memories,' International Test Conference, 1988 https://doi.org/10.1109/TEST.1988.207820
  10. IEEE std 1149.1-1999(including IEEE std 1149.1a-1993), 'IEEE Standard Test Access Port and Boundary-Scan Architecture.'