• Steel and Composite Structures
• /
• 제49권4호
• /
• pp.361-380
• /
• 2023

A size dependent bending behavior of piezoelectrical flexoelectric layered perforated functionally graded (FG) composite nanobeam rested on an elastic foundation is investigated analytically. The composite beam is composed of regularly cutout FG core and two piezoelectric face sheets. The material characteristics is graded through the core thickness by power law function. Regular squared cutout perforation pattern is considered and closed forms of the equivalent stiffness parameters are derived. The modified nonlocal strain gradient elasticity theory is employed to incorporate the microstructure as well as nonlocality effects into governing equations. The Winkler as well as the Pasternak elastic foundation models are employed to simulate the substrate medium. The Hamiltonian approach is adopted to derive the governing equilibrium equation including piezoelectric and flexoelectric effects. Analytical solution methodology is developed to derive closed forms for the size dependent electromechanical as well as mechanical bending profiles. The model is verified by comparing the obtained results with the available corresponding results in the literature. To demonstrate the applicability of the developed procedure, parametric studies are performed to explore influences of gradation index, elastic medium parameters, flexoelectric and piezoelectric parameters, geometrical and peroration parameters, and material parameters on the size dependent bending behavior of piezoelectrically layered PFG nanobeams. Results obtained revealed the significant effects both the flexoelectric and piezoelectric parameters on the bending behavior of the piezoelectric composite nanobeams. These parameters could be controlled to improve the size dependent electromechanical as well as mechanical behaviors. The obtained results and the developed procedure are helpful for design and manufacturing of MEMS and NEMS.

• 한국산학기술학회논문지
• /
• 제17권5호
• /
• pp.1-9
• /
• 2016

본 우리나라 철도 영업 구간중 철도교량은 2012년 기준 약 25%를 차지한다. 이러한 교량 구조들은 시공 직후부터 열차의 충격하중, 태풍, 선박 및 차량 충돌 등 다양한 하중을 받게 된다. 특히 고속 철도 교량의 경우, 열차의 속도로부터 전가되는 매우 큰 충격하중을 받게 되며, 이러한 교량에 가해지는 충격 응답을 분석하는 것은 교량의 안전성 평가에 매우 중요하다. 최근 무선 센서를 이용해 교량의 건전성을 평가하는 연구들이 주목받고 있다. 무선 센서는 가격 및 설치의 용이성으로 인해 교량의 응답계측에 유용하게 적용되고 있다. 하지만 고속철도 교량에서 발생하는 충격 하중은 그 지속시간이 10초 내외로 매우 짧게 발생하므로, 기존 무선 센서의 시스템의 자체 실행 후 시간 지연으로 인해, 이러한 충격하중의 계측은 매우 어렵게 된다. 따라서 본 연구에서는 철도 교량의 충격하중에 의한 구조물의 응답을 계측하기 위한 하드웨어 및 소프트웨어 프레임워크를 제안한다. 구체적으로 1) 초저전력 가속도계를 이용한 구조물의 과도응답 감지 및 평가, 2) 무선 센서 네트워크의 트리거링 후 계측이 시작되는 지연 시간의 단축, 그리고 네트워크의 시간 및 데이터 동기화 기법을 개발하였다. 최종적으로 제안된 프레임 워크에서 소수의 진동 감지 센서 노드들이 상시진동을 계측하며, 열차의 진입으로 인한 진동이 감지될 시, 전체 센서 네트워크의 계측을 시작한다. 시간 지연을 최소화하기 위해 모든 센서는 다른 시작시간을 가지며, 이를 제어하기 위해 후처리 기반 시간 동기화를 한다. 제안된 프레임워크는 실내실험 및 수치해석을 통해 그 효용성을 입증하였다.

• 한국세라믹학회:학술대회논문집
• /
• 한국세라믹학회 2005년도 국제 전자세라믹 학술회의
• /
• pp.1-112
• /
• 2005

본 연구동향보고서는 2005년 6월 12일부터 16일까지 서울에서 개최된 2005년도 국제 전자세라믹 학술회의(International Conference on Electroceramics 2005: ICE-2005)에서 발표된 논문을 중심으로 국내외 전자세라믹 학계의 최신연구동향을 분석한 것이다. ICE-2005는 한국을 포함하여 전 세계 17개국에서 450여명에 달하는 전자세라믹 연구자들이 모여서 최신연구결과를 발표하고 토의하는 국제학술회의였기 때문에, 이곳에서 발표된 논문의 주제와 내용을 수집$\cdot$분석함으로써 국내는 물론 해외의 최신 전자세라믹 연구동향을 파악하고 새로이 각광받는 연구주제들을 손쉽게 파악할 수 있었다. ICE-2005에 제출된 연구 논문에 대한 분석과 더불어서, 전자세라믹 연구에 대한 이해를 돕기 위하여 본 연구동향 보고서의 집필자들에 의해 국내외 학계 전반에 걸친 자료 수집과 설명 또한 함께 이루어졌다. 연구동향에 대한 분석은 정보/전자세라믹(Informatics), 환경 에너지 세라믹(Energy & Environment), 전자세라믹의 제작 공정 및 특성분석(Processing & Characterization), 새로운 연구주제(Emerging Field) 둥 4개의 커다란 범주로 구분하여 이루어졌으며, 그 각각에 대해서 다시 몇 개의 세부적인 연구주제로 분류되어 논의 되었다. 정보전자세라믹 분야에서는 강유전체 및 고유전체, 산화물 및 질화물 반도체, 광전물질, 다층구조 전자세라믹, 고주파용 전자세라믹, 압전체 및 MEMS 등에 대한 동향분석이 이루어졌으며, 압전응용 및 강유전체에 대한 논문이 다수를 차지하는 것으로부터 정보전자 세라믹분야의 세계적인 연구개발 경향을 읽을 수 있었다. 환경 에너지 세라믹 분야에서는 재충전 배터리, 수소저장장치, 연료전지, 신개념 에너지 변환장치 등에 대한 연구논문이 주류를 이루었으며, 최근의 고유가에 의한 에너지 위기에 의하여 연료전지와 에너지 창출 시스템(energy harvesting system), 그리고 열전체를 이용한 발전이 새로이 주목받는 연구 분야임을 알 수 있었다. 전자세라믹의 제작공정 및 특성분석 분야에서는 분역과 스트레인 조절공정, 신개념 제작합성 공정, 나노전자세라믹, 단결정 성장기술, 전자세라믹의 이론 및 모형 연구 등의 분야에 대하여 동향분석을 행하였으며, 국내외 전자세라믹 분야의 연구개발은 최근의 나노 연구유행에 부응한 나노구조 전자세라믹과 이동통신 산업에 필수적인 LTCC 등의 다층구조 전자세라믹 연구에 집중되고 있다고 파악되었다. 그 외에도 나노결정질 전자세라믹, 스마트 센서용 전자세라믹, 생체세라믹 등이 최근 전자세라믹 학회의 주목을 받는 새로운 연구주제들로 떠오르고 있다. 최근 전세계 전자세라믹 학계의 연구동향을 분석한 본 보고서는, 국내 전자세라믹 연구자들에게 선진 연구진의 연구개발 경향에 대한 정보를 제공함은 물론, 과학기술 정책입안에도 주요한 참고자료로 활용될 수 있으리라 기대된다.

• 대한전자공학회논문지TC
• /
• 제41권6호
• /
• pp.59-68
• /
• 2004

반도체기술과 무선통신기술 그리고 센서기술의 비약적인 발전에 힘입어 검출기능, 프로세싱 기능, 무선통신기능, 배터리 등을 탑재한 초소형 저가의 정보취득 노드를 양산하는 것이 가능해지면서 센서 네트워크가 보편화되기 시작하였다. 센서 네트워크는 노드를 배치하는 것만으로 자체 라우팅 경로를 설정하고 의미 있는 데이터를 목적지 노드로 전송할 수 있는 자발적인 망이다. 센서 노드들은 대부분 배터리를 구동 전원으로 사용하기 때문에 저전력 동작이 중요하다. 센서 노드는 검출한 데이터를 목적지로 전송하는 역할과 다른 센서 노드들의 라우터 역할을 겸하고 있다. 많은 경우 센서 노드가 검출한 데이터를 전송하는 경우보다 라우터로서의 역할에 더 많은 에너지를 소비하기 때문에 저전력 라우팅은 무엇보다 중요하다. 센서 네트워크에서는 일반 무선 Ad-Hoc 네트워크와 같은 표준이 없기 때문에 본 논문에서는 센서 네트워크에 적용할 수 있는 전력 잔량에 따른 확률적 RREQ 폐기 방법을 적용한 저전력 라우팅 기법을 제안하고 모의실험을 통하여 결과를 전력 잔량에 따른 지연결과와 비교하여 살펴보았다. 실험 결과 제안 방법은 $10-20\%$ 정도 에너지 소모를 줄일 수 있었고 노드들 간에 에너지를 균등하게 소모하는 효과를 확인하였다.

• 대한기계학회논문집A
• /
• 제34권11호
• /
• pp.1721-1725
• /
• 2010

본 논문에서는 뒷면 노광법과 감광제의 열분해법을 이용하여 다양한 형상을 가지는 탄소 마이크로니들의 제조방법과 제조된 마이크로니들을 사용하여 소수성 표면제어에 대한 연구를 수행하였다. SU-8 이 도포된 표면마스크 뒷면으로부터 자외선을 조사하여 다양한 지름, 간격, 그리고 높이를 가지는 폴리머 마이크로니들을 제조하였다. 이니들은 이후 열처리공정을 통해서 수축, 열변형 등의 형상변화를 거치면서 10 이상의 높은 종횡비와 나노사이즈의 뾰족한 팁을 가지는 탄소 재질의 마이크로니들로 변하게 된다. 탄소 마이크로니들을 가지는 석영기판은 친수성표면을 가지고 있기 때문에 표면에너지가 낮은 물질을 처리하여 소수성 정도를 제어하였다. HMDS 처리는 SU-8 니들보다는 탄소 니들의 경우에 표면의 소수성 조절에 효과가 있음을 접촉각의 측정과 XPS 측정결과로부터 확인할 수 있었다. 본 논문에서 제시하는 탄소 마이크로니들의 제조기술과 표면처리기술은 세포분석 및 바이오분야 그리고 자기세정분야 등에서 유용하게 사용될 수 있다.

• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.27-34
• /
• 2004

최근 실리콘 미세공정의 발달로 상용화된 0.2$\mum$ 게이트길이 이하의 deep submicron MOSFET 출력특성을 정확히 모델링하기 위해서는 RF 기판 회로 연구가 필수적이다. 먼저 본 논문에서는 기판 캐패시던스와 기판 저항이 병렬로 연결된 모델과 기판 저항만을 사용한 단순 모델들에 적합한 직접 추출 방법을 각각 개발하였다. 이 추출방법들을 0.15$\mum$ CMOS 소자에 적용한 결과 단순 모델보다 RC 병렬 기판모델이 측정된 $Y_{22}$-parameter에 30GHz까지 더 잘 일치하는 것을 확인하였으며, 이는 RC 병렬 기판모델 및 직접추출방법의 RF 정확도를 증명한다. 이러한 RC 병렬 기판모델을 사용하여 게이트 길이를 0.11에서 0.5$\mum$까지 변화시키고 드레인 전압을 0에서 1.2V까지 증가시키면서 기판 모델 파라미터들의 bias 종속 특성과 게이트 길이 종속 특성을 새롭게 추출하였다. 이러한 새로운 추출 결과는 scalable한 RF 비선형 기판 모델 개발에 유용하게 사용될 것이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제5권3호
• /
• pp.149-158
• /
• 2005

This paper describes design, fabrication, and application of the silicon based temperature controllable micro reactor. In order to achieve fast temperature variation and low energy consumption, reaction chamber of the micro reactor was thermally isolated by etching the highly conductive silicon around the reaction chamber. Compared with the model not having thermally isolated structure, the thermally isolated micro reactor showed enhanced thermal performances such as fast temperature variation and low energy consumption. The performance enhancements of the micro reactor due to etched holes were verified by thermal experiment and numerical analysis. Regarding to 42 percents reduction of the thermal mass achieved by the etched holes, approximately 4 times faster thermal variation and 5 times smaller energy consumption were acquired. The total size of the fabricated micro reactor was $37{\times}30{\times}1mm^{3}$. Microchannel and reaction chamber were formed on the silicon substrate. The openings of channel and chamber were covered by the glass substrate. The Pt electrodes for heater and sensor are fabricated on the backside of silicon substrate below the reaction chamber. The dimension of channel cross section was $200{\times}100{\mu}m^{2}$. The volume of reaction chamber was $4{\mu}l$. The temperature of the micro reactor was controlled and measured simultaneously with NI DAQ PCI-MIO-16E-l board and LabVIEW program. Finally, the fabricated micro reactor and the temperature control system were applied to the thermal denaturation and the trypsin digestion of protein. BSA(bovine serum albumin) was chosen for the test sample. It was successfully shown that BSA was successfully denatured at $75^{\circ}C$ for 1 min and digested by trypsin at $37^{\circ}C$ for 10 min.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.48-57
• /
• 2006

본 설계에서는 최근 부상하고 있는 motor control, 3-phase power control, CMOS image sensor 등 각종 센서 응용을 위해 고해상도와 저전력, 소면적을 동시에 요구하는 12b 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 ADC를 제안한다. 제안하는 ADC는 요구되는 고해상도와 처리 속도를 얻으면서 동시에 전력 소모 및 면적을 최적화하기 위해 파이프라인 구조의 하나의 단만을 반복적으로 사용하는 알고리즈믹 구조로 설계하였다. 입력단 SHA 회로에서는 고집적도 응용에 적합하도록 8개의 입력 채널을 갖도록 설계하였고, 입력단 증폭기에는 folded-cascode 구조를 사용하여 12비트 해상도에서 요구되는 높은 DC 전압 이득과 동시에 층L분한 위상 여유를 갖도록 하였다. 또한, MDAC 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하였으며, SHA와 MDAC 등 아날로그 회로에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 적용하여 저전력을 구현하였다. 기준 전류 및 전압 발생기는 칩 내부 및 외부의 잡음에 덜 민감하도록 온-칩으로 집적하였으며, 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 통해 200KS/s의 동작뿐만 아니라, 더 적은 전력을 소모하는 10KS/s의 동작이 가능하도록 설계하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 각자 최대 0.76LSB, 2.47LSB 수준을 보인다. 또한 200KS/s 및 10KS/s의 동작 속도에서 SNDR 및 SFDR은 각각 최대 55dB, 70dB 수준을 보이며, 전력 소모는 1.8V 전원 전압에서 각각 0.94mW 및 0.63mW이며, 시제품 ADC의 칩 면적은 $0.47mm^2$ 이다.