fullcustom $0.35\mu m $ CMOS 공정을 이용한 16*16 bit 고속 승산기의 설계
(Design of fast 16-bit multiplier with $0.35\mu m $ CMOS technology)
-
- 융합신호처리학회 학술대회논문집
- /
- 한국신호처리시스템학회 2000년도 추계종합학술대회논문집
- /
- pp.229-232
- /
- 2000