• 제목/요약/키워드: Low phase-noise

검색결과 607건 처리시간 0.031초

가변 흡.배기시스템에 의한 과급디젤기관의 체적효율 향상에 관한 연구 (A Study on the Volumetric Efficiency Improvement by Variable Induction & Exhaust System in a Turbocharged Diesel Engine)

  • 강희영;고대권
    • 동력기계공학회지
    • /
    • 제12권1호
    • /
    • pp.13-19
    • /
    • 2008
  • In this study, a variable induction and exhaust system is applied to turbocharged diesel engine to improve the volumetric efficiency, especially, in a low and transient engine speed range where much of the pollutant matters are expelled out. The volumetric efficiency is known as one of the most important factor which affects significantly engine performance, fuel economy and further emission and noise level. As the torque increase with the engine speed up, the gas flow in an exhaust pipe become pulsating and then has an effect on boost up capacity of air charging into the cylinder and expelling capacity to atmosphere simultaneously. But at a low and idling speed, the pulsation effect was not so significant. Accordingly, resonator was employed to compensate their loss. The variable induction system consists of the secondary pipe, resonator, intercooler, and torque variance were examined with extended operating conditions. In the mean time, for interpretation and well understanding for the phenomena of wave action that arising during intake and exhaust process between turbocharger and variable intake system, the concept of the combined supercharging was introduced. Some of results are depicted which deal with a pressure history during valve events of induction process. Consequently, by the governing of these phase and amplitude of pulsating wave, it enables us to estimate and evaluate for the intake system performance and also, designing stage of the system layout.

  • PDF

Liver CT 검사에서 프로토콜 변화에 따른 선량 감소와 영상의 질 개선에 관한 연구 (Improved Image Quality and Radiation Dose Reduction in Liver Dynamic CT Scan with the Protocol Change)

  • 조유진;조평곤
    • 대한방사선기술학회지:방사선기술과학
    • /
    • 제38권2호
    • /
    • pp.107-114
    • /
    • 2015
  • 간 역동적 CT(Liver Dynamic Computed Tomography; LDCT) 검사에서 일반적으로 사용하는 프로토콜과 관전압을 낮게 설정한 후 프로토콜을 변화시켰을 때 방사선량과 영상의 질을 비교하여 영상의 질을 유지하면서 방사선량을 감소시킬 수 있는 방안을 알아보고자 하였다. LDCT를 시행한 환자 중 신체질량지수(body mass index; BMI)가 18.5~24인 환자 40명을 대상으로 일반적인 복부 CT 검사 프로토콜을 적용한 A그룹 20명(관전압: 120 kVp, SAFIRE strength1)과 관전압을 낮게 설정한 B그룹 20명(관전압: 100 kVp, SAFIRE strength 0~5 적용)이었다. 영상의 질 평가는 동맥기의 간 실질 조직, 대동맥, 상장간막동맥, 복강동맥, 내장지방 그리고 백그라운드에 관심영역(region of interest; ROI)을 설정해 잡음(noise), 신호대 잡음비(signal to noise ratio; SNR), 대조도 대 잡음비(contrast to noise ratio; CNR), CT number를 측정 비교하였다. 또한 정성적 평가는 경험이 풍부한 영상의학과 전문의 2명이 0~3점까지로 평가하였다. 방사선량은 총 DLP(dose length product)와 유효선량, CTDIvol(volume computed tomography dose index)을 비교하였다. 관전압 100 kVp에서 SAFIRE가 높을수록 잡음은 감소하고, CT number는 증가하였다. 따라서 SNR과 CNR은 SAFIRE 단계가 높을수록 증가하였다. 관전압 120 kVp와 비교하여 잡음, SNR, CNR이 SAFIRE strength 2, 3에서 가장 유사하였다. 정성적 평가는 SAFIRE strength 2가 가장 많았고 관전압이 100 kVp일 때 영상의 질이 더 좋다고 평가한 경우는 SAFIRE 1이었다. 방사선량은 120 kVp에 비해 100 kVp에서 21.69% 감소하였다. BMI가 비교적 높지 않은 LDCT 검사의 경우 공장에서 출고될 당시에 관전압이 높게 설정되어 있어 불필요한 방사선피폭이 우려되고 있는 현실을 고려하면, 본 연구 결과에 따라 관전압을 낮게 설정하고 SAFIRE strength를 2로 조정하면 영상의 질 저하 없이 방사선량도 감소시킬 수 있을 것으로 사료된다.

전계인가 진공 증착법으로 제작된$\beta$ -PVDF (Poly(vinylidene fluoride)) 박막의 초전 특성 (Pyroelectric Properties of the $\beta$-PVDF (Poly(vilnylidene fluoride)) Thin Film Prepared by Vacuum Deposition with Applying Electric Field)

  • 장동훈;강성준;윤영섭
    • 대한전자공학회논문지SD
    • /
    • 제39권5호
    • /
    • pp.23-30
    • /
    • 2002
  • 전계인가 진공증착법으로 β상을 가지는 PVDF (Polyvinylidene Fluoride) 박막을 제작한 후, dynamic 방법으로 초전 특성을 측정하여 초전형 적외선 센서의 응용가능성에 대하여 조사하였다. PVDF 박막의 응답특성이 저주파와 고주파 영역에 따른 변조 주파수의 주파수 분산 (dispersion)으로 고려되었고, 그에 따른 초전 특성의 주파수 의존성을 관찰하였다. 저주파 (2∼100㎐) 영역에서 분역의 재배향 (reorientation) 되는 속도는 변조주파수의 속도보다 빠르므로 분극의 변화량이 증가하여 최대 값을 나타낸다. 반면에 고주파 (100∼1000㎐) 영역에서 분역의 재배향은 주파수 증가에 따라 방해를 받아 분극의 변화량이 억제되어 초전 응답이 감소하는 것을 알 수 있다. 초전계수와 전압감도 및 비검출능을 위한 재료평가지수는 각각 3.2×10/sup -10/C/㎠·K, 2.34×10/sup -10/C·cm/J 1.32×10/sup -9/C·cm/J이었고, 잡음등가전력과 비검출능은 각각 1.66×10/sup -7/W/㎐/sup ½/, 6.03×10/sup 5/cm·㎐/sup ½/W로 나타났다.

VLF를 활용한 전력케이블 진단 시뮬레이터 구현 (Implementation of Power Cable Diagnostic Simulator using VLF)

  • 김국;어익수
    • 한국산학기술학회논문지
    • /
    • 제21권8호
    • /
    • pp.593-602
    • /
    • 2020
  • 국내 공장이나 지중에 설치되어 있는 전력 케이블은 제조과정, 설치, 사용 중의 환경여건에 따라 사고가 발생할 수 있는 필연성을 갖고 있다. 전력 케이블에서 사고가 일어났을 때 막대한 경제적 손실과 사회적 혼란을 야기할 수 있어 이를 미연에 방지하고자 진단을 통한 케이블의 예방관리의 중요성이 증대되고 있다. 이에 본 논문에서는 현장에서 발생 될 수 있는 케이블의 설치나 제조결함, 경년열화로 문제가 될 수 있는 부분을 모의하여 진단시료 케이블을 제작하였고, 최근 도입되어 적용되고 있는 VLF(Very Low Frequency)장비를 사용하여 유전정접(tan 𝛿 ; TD), 부분방전(Partial Discharge ; PD)시험을 실시하였고, 0.1Hz 주파수를 갖는 VLF전원을 가압을 한 후 HFCT(High Frequency Current Transformer)를 이용한 부분방전과 AC(상용주파)내압 장비를 이용하여 가압한 후 PD측정을 수행하였다. 그 결과, VLF를 통한 2.0U0 전압에서 B, C상 결함시료에서는 내부 부분방전을 측정할 수 있었으며 A상 정상시료에서는 0.5~2.0U0 전압에서 모두 노이즈로 측정되었다. 또한, 상용주파수의 AC(60Hz) 내압장비를 통한 1.5U0전압에서 측정하여 그 실효성을 검증하였다. 활선상태에서의 부분방전은 1.0U0의 사용전압에서 측정 되어지며, 장비를 설치할 때 위험성이 있고, AC내압장비는 부피나 무게 등에 의해 이동의 어려움이 있어 사선상태의 VLF를 통한 진단방법이 안전과 실효성이 있음을 알 수 있었다.

LTCC 의사 유전체 공진기를 이용한 초소형 전압제어발진기 설계 (Design of a Ultra Miniaturized Voltage Tuned Oscillator Using LTCC Artificial Dielectric Reson)

  • 허윤성;오현석;정해창;염경환
    • 한국전자파학회논문지
    • /
    • 제23권5호
    • /
    • pp.613-623
    • /
    • 2012
  • 본 논문에서는 LTCC(Low Temperature Co-fired Ceramics) 공정을 이용하여 다층 구조의 의사 유전체 공진기를 설계하고, 이를 HMIC(Hybrid Microwave Integrated Circuit) 형태의 증폭기, 위상천이기와 함께 폐루프를 구성하여 초소형 전압 제어 의사 유전체 공진기 발진기(Vt-ADRO: Voltage-tuned Artificial Dielectric Resonator Oscillator)를 제작하였다. 의사 유전체 공진기는 주기적인 도체 패턴과 적층을 통해 기존의 유전체 공진기보다 소형의 크기를 갖는 공진기이다. 의사 유전체 공진기의 형상은 기본 도체 패턴 원판형을 갖고 이것을 적층하는 구조를 선정하였으며, 공진기의 물리적 치수 및 적층 수에 따른 공진 특성을 분석하였다. 소형의 크기로 제작하기 위하여 LTCC 기판의 상부에 의사 유전체 공진기를 내장하고, 하부에 증폭기, 위상천이기를 집적하였다. 제작된 의사 유전체 공진기 발진기는 $13{\times}13{\times}3mm^3$로 초소형이며, SMT(Surface Mount Technology) 형태를 갖는다. 설계된 발진기는 설계 주파수에서 개루프 발진 조건을 만족하였으며, 폐루프 측정 결과, 발진 주파수는 조정 전압 0~5 V에서 2.025~2.108 GHz, 위상 잡음은 100 kHz offset에서 $-109{\pm}4$ dBc/Hz, 출력 전력은 $6.8{\pm}0.2$ dBm을 보이며, PFTN(Power Frequency Tuning Normalized) FOM(Figure Of Merit)은 -30.88 dB를 보인다.

높은 정확도의 3차원 대칭 커패시터를 가진 보정기법을 사용하지 않는 14비트 70MS/s 0.13um CMOS 파이프라인 A/D 변환기 (A Calibration-Free 14b 70MS/s 0.13um CMOS Pipeline A/D Converter with High-Matching 3-D Symmetric Capacitors)

  • 문경준;이경훈;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권12호
    • /
    • pp.55-64
    • /
    • 2006
  • 본 설계에서는 무선 랜 등 최첨단 무선 통신 및 고급영상 처리 시스템과 같이 고해상도와 높은 신호처리속도, 저전력 및 소면적을 동시에 요구하는 고성능 집적시스템 응용을 위해 기존의 보정기법을 사용하지 않는 14b 70MS/s 0.13um CMOS A/D 변환기(Analog-to-Digital Converts- ADC)를 제안한다. 제안하는 がU는 중요한 커패시터 열에 인접신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법으로 소자 부정합에 의한 영향을 최소화하였고, 3단 파이프라인 구조로 고해상도와 높은 신호처리속도와 함께 전력 소모 및 면적을 최적화하였다. 입력 단 SHA 회로에는 Nyquist 입력에서도 14비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 (gate-bootstrapping) 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 14비트에 필요한 높은 DC전압 이득을 얻음과 동시에 충분한 위상 여유를 갖도록 하였으며, 최종 단 6b flash ADC에는 6비트 정확도 구현을 위해 2단 오픈-루프 오프셋 샘플링 기법을 적용하였으며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um CMOS 공정으로 요구되는 2.5V 전원 전압 인가를 위해 최소 채널길이는 0.35um를 사용하여 제작되었으며, 측정된 DNL 및 INL은 14비트 해상도에서 각각 0.65LSB, 1.80LSB의 수준을 보이며, 70MS/s의 샘플링 속도에서 최대 SNDR 및 SFDR은 각각 66dB, 81dB를 보여준다. 시제품 ADC의 칩 면적은 $3.3mm^2$이며 전력 소모는 2.5V 전원 전압에서 235mW이다.

A Dual-Mode 2.4-GHz CMOS Transceiver for High-Rate Bluetooth Systems

  • Hyun, Seok-Bong;Tak, Geum-Young;Kim, Sun-Hee;Kim, Byung-Jo;Ko, Jin-Ho;Park, Seong-Su
    • ETRI Journal
    • /
    • 제26권3호
    • /
    • pp.229-240
    • /
    • 2004
  • This paper reports on our development of a dual-mode transceiver for a CMOS high-rate Bluetooth system-onchip solution. The transceiver includes most of the radio building blocks such as an active complex filter, a Gaussian frequency shift keying (GFSK) demodulator, a variable gain amplifier (VGA), a dc offset cancellation circuit, a quadrature local oscillator (LO) generator, and an RF front-end. It is designed for both the normal-rate Bluetooth with an instantaneous bit rate of 1 Mb/s and the high-rate Bluetooth of up to 12 Mb/s. The receiver employs a dualconversion combined with a baseband dual-path architecture for resolving many problems such as flicker noise, dc offset, and power consumption of the dual-mode system. The transceiver requires none of the external image-rejection and intermediate frequency (IF) channel filters by using an LO of 1.6 GHz and the fifth order onchip filters. The chip is fabricated on a $6.5-mm^{2}$ die using a standard $0.25-{\mu}m$ CMOS technology. Experimental results show an in-band image-rejection ratio of 40 dB, an IIP3 of -5 dBm, and a sensitivity of -77 dBm for the Bluetooth mode when the losses from the external components are compensated. It consumes 42 mA in receive ${\pi}/4-diffrential$ quadrature phase-shift keying $({\pi}/4-DQPSK)$ mode of 8 Mb/s, 35 mA in receive GFSK mode of 1 Mb/s, and 32 mA in transmit mode from a 2.5-V supply. These results indicate that the architecture and circuits are adaptable to the implementation of a low-cost, multi-mode, high-speed wireless personal area network.

  • PDF

새로운 구조를 갖는 CMOS 자동증폭회로 설계 (Design of a New CMOS Differential Amplifier Circuit)

  • 방준호;조성익;김동용;김형갑
    • 한국통신학회논문지
    • /
    • 제18권6호
    • /
    • pp.854-862
    • /
    • 1993
  • CMOS아날로그 및 아날로그 디지탈시스템은 여러 개의 기본회로로 구성되어지며 그중에서도 증폭회로 부분은 시스템의 성능을 결정할 수도 있는 중요한 블럭중에 하나이다. 증폭회로는 시스템에서 사용되어지는 용도에 따라서 여러가지 구조(고이득, 저전력, 고속회로등)를 가지며 이러한 증폭회로를 설계하기 위하여 증폭기내의 입력증폭단의 설계 방법도 다양하다. 본 논문에서는 CMOS 상보형 차동이득 구조를 갖는 새로운 형태의 입력 차동증폭 회로를 제안하였다. 제안된 회로는 CMOS 상보형 회로에 의하여 고이득 특성을 가지며, 바이어스 전류를 내부적으로 공급하여 전체 시스템 구성시, 바이어스회로를 구성하기 위한 트랜지스터의 수를 줄일 수 있다. 이 회로를 표준 $1.5{\mu}m$ 공정파라메타를 이용한 SPICE 시뮬레이션을 통하여 광범위하게 이용되고 있는 CMOS 차동증폭 회로와 비교해 본 결과, 오프셋, 위상마진등의 특성이 그대로 유지된 상태에서 이득이 배가 되었다. 또한 제안된 회로를 이용하여 높은 출력스윙(-4.5V-+4.5V)과 함께 7nsec(CL-1pF) 이하의 세틀링시간을 갖을 수 있는 CMOS비교기를 설계하였다.

  • PDF

MEMS 기술을 이용한 Q-band MIMIC 발진기의 설계 및 제작 (Design and fabrication of Q-band MIMIC oscillator using the MEMS technology)

  • 백태종;이문교;임병옥;김성찬;이복형;안단;신동훈;박형무;이진구
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
    • /
    • pp.335-338
    • /
    • 2004
  • We suggest Q-band MEMS MIMIC (Millimeter wave Monolithic Integrated Circuit) HEMT Oscillator using DAML (Dielectric-supported Airgapped Mcrostrip Line) structure. We elevated the signal lines from the substrate using dielectric post, in order to reduce the substrate dielectric loss and obtain low losses at millimeter-wave frequency. These DAML are composed with heist of $10\;{\mu}m$ and post size with $20\;{\mu}m\;{\times}\;20\;{\mu}m$. The MEMS oscillator was successfully integrated by the process of $0.1\;{\mu}m$ GaAs PHEMTs, CPW transmission line and DAML. The phase noise characteristic of the MEMS oscillator was improved more than 7.5 dBc/Hz at a 1 MHz offset frequency than that of the CPW oscillator And the high output power of 7.5 dBm was measured at 34.4 GHz.

  • PDF

위성 DMB 중계기용 클럭 재생 모듈 설계 및 제작 (Design and Fabrication of Clock Recovery Module for Gap Filter of Satellite DMB)

  • 홍순영;신영섭;홍성용
    • 한국전자파학회논문지
    • /
    • 제18권4호
    • /
    • pp.423-429
    • /
    • 2007
  • 위성 DMB용 중계기는 위성으로부터 수신된 2.304 MHz의 기준 신호를 이용하여 10 MHz의 클럭 신호를 재생하여 시스템 동기 신호로 사용한다. 본 논문에서는 기준 신호가 잡음에 의해 흔들리거나 끊기더라도 안정된 신호를 재생할 수 있는 클럭 재생 모듈을 제안하였다. 제안된 모듈은 기존 방식에 비해 저가로 구현이 가능하며, 정기적인 주파수 조정이 필요 없는 장점이 있다. 본 논문에서는 클럭 재생용 IC를 CPLD를 이용하여 구현하였고, lock time을 짧게 하면서 동시에 출력 주파수의 hold over 시간을 늘리기 위해 새로운 루프 필터를 적용하였다. 제작된 모듈은 출력 주파수의 안정도가 0.01 ppm 이내일 경우 hold over 시간이 11초, 출력 전력은 -0.66 dBm, 위상잡음은 100 Hz 오프셋에서 -113 dBc/Hz로 측정되었다.