• 정보과학회 논문지
• /
• 제41권11호
• /
• pp.892-899
• /
• 2014

동적 인스트루멘테이션 기법은 동적 코드 변환 기법을 사용하여 프로그램의 수행 흐름을 흐트러뜨리지 않으면서 분석 코드를 삽입하는 구현 기법으로 사용되고 있다. 기존의 동적 코드 변환 기법은 머신 코드 스트림을 중간 코드 형태로 파싱하고, 이를 일반적인 컴파일러 기법에 적용함으로써 코드를 변환한다. 이러한 방식의 코드 변환 과정에서 수반되는 높은 변환 오버헤드는 응답성이 높은 사용자 프로그램에 적용을 어렵게 한다. 본 논문에서는 변환 과정의 경량화를 통해 변환 오버헤드를 줄임으로써, 높은 동적 코드 변환 성능을 가지는 경량 동적 코드 변환 기법을 제안하고, 이를 기반으로 하는 동적 인스트루멘테이션 프레임워크를 제안한다. 제안 기법은 테이블 기반의 새로운 동적 주소 변환 기법으로 코드를 변환하고, 더불어 자주 실행되는 라이브러리 함수에 대해 변환 과정에 대해서는 주소 변환만을 함으로써 변환 오버헤드를 줄이는 변환 우회 기법을 이용한다. 기존 동적 코드 변환 기법과의 비교를 통해 2%~65%의 성능 향상을 확인하였다.

• 방송공학회논문지
• /
• 제17권2호
• /
• pp.374-387
• /
• 2012

본 논문에서는 이산 웨이블릿 패킷 변환을 이용하여 디지털 홀로그램의 중요 성분을 추적하고 암호화하는 알고리즘을 위한 하드웨어를 구현하였다. 웨이블릿 변환과 부대역의 패킷화를 이용한 암호화 방법을 이용하고, 적용된 암호화 기법은 웨이블릿 변환의 레벨과 에너지 값을 선택함으로써 다양한 강도로 암호화가 가능하다. 디지털 홀로그램의 암호화는 크게 두 부분으로 구성되는데 첫 번째는 웨이블릿 변환을 수행하는 것이고, 두 번째는 암호화를 수행하는 것이다. 고속의 웨이블릿 변환을 하드웨어로 구현하기 위해서 리프팅 기반의 하드웨어 구조를 제안하고, 다양한 암호화를 수행하기 위해서는 다중모드를 가지는 블록암호시스템의 구조를 제안한다. 동일한 구조의 반복적인 연산을 통해서 수행되는 리프팅의 특성을 이용하여 단위 연산을 수행할 수 있는 셀을 제안하고 이를 확장하여 전체 리프팅 하드웨어를 구성하였다. 블록 암호시스템의 구성을 위해서 AES, SEED, 그리고 3DES의 블록암호화 알고리즘을 사용하였고 데이터를 최소의 대기시간(최소 128클록, 최대 256클록)만을 가지면서 실시간으로 데이터를 암호화 혹은 복호화시킬 수 있다. 디지털 홀로그램은 전체 데이터 중에서 단지 0.032%의 데이터만을 암호화되더라도 객체를 분간할 수 없었다. 또한 구현된 하드웨어는 $0.25{\mu}m$ CMOS 공정에서 약 20만 게이트의 자원을 사용하였고, 타이밍 시뮬레이션 결과에서 살펴볼 때 약 165MHz의 클록속도에서 안정적으로 동작할 수 있었다.

• 한국의류학회지
• /
• 제30권12호
• /
• pp.1737-1746
• /
• 2006

본 연구의 목적은 1945년 이전 여성지 표지화에 나타난 실제자료를 발굴 제시하고 이미지를 분석하여 그 시대가 요구하던 미적 이상형을 밝히고자 하는데 있다 이 시기는 근대성 이 성립되기 시작하는 기원의 공간으로 주목받고 있는 동시에 외세의 시선으로 타자화 되고 왜곡된 전통이라는 의심을 받고 있기도 하다. 미적인 이상형은 의복디자인을 통하여 도달하고자 하는 목표이기도 하기에 의류학 연구자들의 지속적인 관심분야이며 그림으로 표현된 인체는 사진의 사실성 보다 더 뚜렷하게 인물의 특성을 강조하여 표현할 수 있다. 따라서 본 연구는 이러한 특성을 확인할 수 있는 국립도서관 귀중본 서고와 잡지정보도서관의 소장 자료 원본86점을 바탕으로 실증적 연구와 문헌연구를 병행하였다. 연구 결과는 다음과 같다. 1920년대 이전에는 외세에 의해 폭력적으로 추진되는 개방에 대한 반감으로 오히려 전통을 고수하려는 경향이 있었다. 1920년대에는 선전 등 전시회에 의하여 그림이 불특정다수에 의하여 감상되는 근대적 문화현상으로 정착되고 일본의 미감에 의한 영향이 뚜렷하게 나타났다. 1930년대에는 서양 영화가 일반 대중들에게 오락으로 자리하게 되고 서구화된 인물을 이상형으로 생각하며 지성미가 미인의 조건으로 요구되기 시작하였다. 1940년대에는 37년부터 심화된 전쟁과 물자부족으로 모성과 건강한 자연미를 의도적으로 권장하였으며 이에 대한 반발로 의고미(疑古美)가 대두되었다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제30권7_8호
• /
• pp.727-743
• /
• 2003

본 논문에서는 축구 동영상에서 스포츠 중계방송의 구조적 특성을 이용하여 자동적으로 하이라이트(Highlight)를 추출하는 새로운 방법을 제안하고 실험을 통하여 그 유용성을 증명한다. 일반적으로 스포츠 중계 방송에서는 중요한 이벤트(골, 반칙)가 발생하면, 그 장면을 다시 느린 속도의 리플레이(Replay) 화면으로 보여주고, 리플레이가 시작되고 끝날 때 Wipe와 같은 점진적인 화면 전환 기법을 사용하는 구조적 특성을 가지고 있다. 본 논문에서는 이러한 스포츠 중계방송의 구조적 특징을 이용하여 축구동 상의 중요한 이벤트만을 추출하여 하이라이트를 생성하는 방법을 제안한다. 이를 위해 본 논문에서는 비디오의 슬라이스 이미지(Slice Image)를 이용하여 Wipe효과 장면과 줌인/아웃 장면을 검출하고, 검출된 Wipe 효과 지점을 기준으로 하여 리플레이 장면을 검출한다. 이때 이런 기본 알고리즘에 새로이 Sub-Sampling방법과 Two-Pass 방법을 더하여 보다 빠르고 정확한 Wipe검출을 하였고, 비디오의 모션 정보 및 Wipe지점의 시간간격을 이용하여 보다 정화한 리플레이 장면을 검출하였으며, 샷의 녹색영역 비율을 측정하여 보다 정화한 줌인/아웃 장면을 검출하였다. 이렇게 최종적으로 검출된 리플레이 장면과 줌인/아웃 장면을 토대로 이벤트 샷(Shot)과 선수 샷으로 구성된 하이라이트 장면을 추출하게 된다. 이러한 방법은 자동적으로 축구 중계방송을 요약해줌으로써 축구와 관련된 웹서비스나 방송용 하이라이트 제작에 유용하게 사용될 수 있을 것이다.

• 한국산학기술학회논문지
• /
• 제17권11호
• /
• pp.271-284
• /
• 2016

본 연구는 임부의 산전우울에 대한 인지행동치료 중재의 효과를 검증하기 위해 수행된 체계적 문헌고찰 및 메타분석 연구이다. 데이터베이스는 CINAHL, PubMed, EMBASE 및 Koreamed, 국회도서관, 한국학술정보(Korean studies Information Service System, KISS), 한국의학논문데이터베이스 등 국내외 domain을 활용하였다. 검색은 ((Perinatal OR Antenatal OR Antepartum OR Pregnant) AND Depression) AND Women AND (CBT OR (Cognitive behavioral AND (Therapy OR Treatment)))와 '산전우울', '임부', '인지행동치료' 등의 검색어로 2016년 5월까지 출판된 문헌을 검토하였다. 분석은 R을 이용한 임의효과모형을 적용하여 산전우울과 불안의 효과크기를 각각 산출하였으며, 효과크기의 이질성을 검증하기위해 메타 ANOVA를 활용하여 조절효과분석을 실시하였다. 그리고 funnel plot, Egger's regression test, fail-safe N, trim-and-fill 분석을 활용한 출간오류분석과 민감성 분석을 실시하여 전체 연구 결과의 타당성을 검증하였다. 연구결과 총 180편의 문헌이 검색되었으며, 선택배제기준에 따라 최종적으로는 clinical trials 16편을 분석하였다. 분석에 포함된 개별문헌은 Scottish Intercollegiate Guideline Network (SIGN)의 checklist를 통해 비뚤림 위험을 평가하였으며, 대체로 비뚤림 위험은 낮았다. 연구결과 본 연구에서 중재의 산전우울에 대한 효과크기는 Hedges' g=-0.55(95% CI: -0.76~-0.33)로 통계적으로 유의하게 낮았으며, 불안에 대한 효과크기는 Hedges' g=-0.20(95% CI: -0.48~-0.08)이었으나, 통계적으로 유의한 차이는 없었다. 문헌의 이질성, 출판오류의 위험성 등은 낮았다. 본 메타분석결과에 의하면 인지행동치료는 임신부의 산전우울 증세 완화에 보통 정도의 효과가 있음이 밝혀졌다.

• 전자공학회논문지C
• /
• 제36C권10호
• /
• pp.17-28
• /
• 1999

본 논문에서는 ASIC 설계 회로를 빠른 시간 내에 구현 및 검증할 수 있는 에뮬레이션 시스템 ACE(ASIC Emulator)를 제안한다 ACE는 EDIF 번역기, 라이브러리 변환기, 기술 맵퍼, 회로 분할기, LDF 생성기를 포함하는 에뮬레이션 소프트웨어와 에뮬레이션 보드, 논리 분석기를 포함하는 에뮬레이션 하드웨어로 구성된다. 기술 맵퍼는 회로 분할과 논리 함수식 추출, 논리 함수의 최소화, 논리 함수식의 그룹핑의 세 과정으로 이루어지며, 같은 기본 논리 블록에 할당되는 출력의 적항과 변수들을 많이 공유하게 하여 기본 논리 블록 수와 최대 레벨 수를 최소화한다. 에뮬레이션 보드의 배선 구조와 FPGA 칩이 갖는 제한 조건들을 만족시키면서 서로 다른 칩 사이에 연결된 신호선 뿐만 아니라 서로 다른 그룹 사이에 연결된 신호선 수의 최소화를 목적 함수로 하는 새로운 회로 분할 알고리듬을 제안한다 여러 FPGA 칩으로 구성된 에뮬레이션 보드는 완전 그래프와 부분 그래프를 결합한 새로운 배선 구조로 회로의 크기에 관계없이 칩 사이의 지연 시간을 최소화하도록 설계하였다. 논리 분석기를 이용하여 구현된 회로에서 검증을 원하는 내부신호에 대한 파형을 PC의 모니터로부터 관측할 수 있다. 제안한 에뮬레이션 시스템의 성능을 평가하기 위하여 상용 회로중 하나인 화면4분할기 회로를 에뮬레이션 보드상에 설계하여 동작 시간과 기능을 확인한 결과, 14.3MHz의 실시간 동작과 함께 기능이 완전함을 확인할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제41권11호
• /
• pp.21-27
• /
• 2004

본 논문에서는 60 GHz 무선 LAN(wireless local area network) 응용을 위해 0.1 ㎛ Γ-gate pseudomorphic high electron mobility transistor(PHEMT)를 이용하여 V-band용 millimeter-wave monolithic integrated circuit(MIMIC) 저잡음 증폭기를 설계 및 제작하였다. 본 연구에서 개발한 PHEMT의 DC 특성으로 드레인 포화 전류 밀도(Idss)는 450 mA/mm, 최대 전달컨덕턴스(gm, max)는 363.6 mS/mm를 얻었으며, RF 특성으로 전류이득 차단주파수(fT)는 113 GHz, 최대 공진 주파수(fmax)는 180 GHz의 성능을 나타내었다. V-band MIMIC 저잡음 증폭기의 개발을 위해 PHEMT의 비선형 모델과 CPW 라이브러리를 구축하였으며, 이를 이용하여 V-band MIMIC 저잡음 증폭기를 설계하였다. 설계된 V-band MIMIC 저잡음 증폭기는 본 연구에서 개발된 PHEMT 기반의 MIMIC 공정을 이용해 제작되었으며, V-band MIMIC 저잡음 증폭기의 측정결과, 60 GHz에서 S21이득은 21.3 dB, 입력반사계수는 -10.6 dB 그리고 62.5 GHz에서 출력반사계수는 -29.7 dB의 특성을 나타내었다. V-band MIMIC 저잡음 증폭기의 잡음지수 측정결과, 60 GHz에서 4.23 dB의 특성을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.80-88
• /
• 2008

본 논문에서는 스마트카드 적용을 위하여 국내외 블록 암호화 표준 알고리즘인 3-DES(Triple Data Encryption Standard), AES(Advanced Encryption Standard), SEED, HASH(SHA-1)를 통합한 저전력 암호화 엔진을 하드웨어로 구현하였다. 휴대용 기기에 필수적인 작은 면적과 저전력을 위하여 하나의 라운드에 대한 각각의 암호화 블록을 구현한 후 반복동작을 하도록 설계하였고 두 단계의 클록 게이팅 기술을 적용하였다. 설계한 통합 암호화 엔진은 ALTERA Excalibur EPXA10F1020C2를 사용하여 검증하였고 합성결과 7,729 LEs와 512 바이트 ROM을 사용하여 최대 24.83 MHz 속도로 동작이 가능하였다. 삼성 0.18 um STD130 CMOS 스탠다드 셀 라이브러리로 합성한 결과 44,452 게이트를 사용하며 최대 50 MHz의 속도로 동작이 가능하였다. 또한 전력소모를 측정한 결과 25 MHz의 속도로 동작할 경우 3-DES, AES, SEED, SHA-1 모드일 때 각각 2.96 mW, 3.03 mW, 2.63 mW, 7.06 mW의 전력소모를 할 것으로 예측되었다. 이러한 저전력 통합 암호화 엔진은 스마트카드 적용에 가장 적합한 구조를 갖고 있으며 그 외에도 다양한 암호화 시스템에 적용될 수 있을 것으로 판단된다.

• 대한전자공학회논문지SD
• /
• 제48권7호
• /
• pp.37-47
• /
• 2011

그래픽 프로세서의 발달로 실사 수준의 고품질 컴퓨터 그래픽은 여러 분야에 다양한 용도로 사용되고 있으며, 그래픽 프로세서의 핵심 중 하나인 셰이더 프로세서는 프로그램 가능한 통합 셰이더로 발전하였다. 그러나 현재의 상용 그래픽 프로세서들은 특정한 알고리즘에 최적화되어 있어 다양한 알고리즘의 개발을 위해서는 독립적인 셰이더 프로세서가 필요하다. 본 논문에서는 프로그래머블 통합 셰이더 프로세서에서 DirectX 셰이더 어셈블리 명령어를 수행할 수 있는 고성능 3차원 컴퓨터 그래픽 영상을 지원하기 위한 제어 유닛을 설계하고 구현하였다. 설계한 제어 유닛은 기능적 레벨에서 시뮬레이션을 통하여 그 성능을 검증 하였으며, FPGA Virtex-4에 구현하여 하드웨어 리소스 사용율을 확인하고 ASIC 라이브러리를 적용하여 동작속도를 확인 하였다. 또한 비슷한 기능을 하는 셰이더 프로세서에 비해 약 1.5배 정도 많은 수의 명령어를 지원하며, 사용하는 연산 유닛 수에 비해 전체적인 성능은 약 3.1GFLOPS 향상된 결과를 보였다.

• 대한전자공학회논문지SD
• /
• 제46권7호
• /
• pp.29-38
• /
• 2009

본 연구에서는 실시간 이산웨이블릿변환을 위한 컨볼루션기반 non-cascaded 구조를 구현하고자 병렬곱셈기-중간버퍼-병렬누적기의 고성능 병렬파이프라인 연산회로를 설계하였다. 이산웨이블릿변환의 컨볼루션 곱셈연산은 필터계수의 대칭성과 업/다운 샘플링이 고려된 최적화를 통해서 1/4정도로 감소시킬 수 있으며, 화상데이터와 다수 필터계수들 간의 곱셈과정을 LUT기반의 병렬계수 DA 곱셈기 구조로 구현하면 3$\sim$5배 고속연산처리가 가능하게 된다. 또한 컨볼루션의 곱셈결과를 중간버퍼에 저장하여 누적가산 과정에서 재사용하면 전체 곱셈연산량을 1/2로 감소시켜 연산전력을 절약시킬 수 있다. 중간버퍼는 화상데이터와 필터계수들의 곱셈결과값들을 컨볼루션의 누적가산 과정을 위해 정렬시켜 저장하게 되는데, 이때 병렬누적가산기의 고속 순차검색을 위해 정렬된 병렬저장이 이루어지도록 버퍼관리 구조를 설계한다. 컨볼루션의 병렬곱셈기와 병렬누적가산기는 중간버퍼를 이용한 파이프라인을 구성하게 되는데, 파이프라인 연산처리 효율을 높이기 위해 병렬곱셈기의 연산처리 성능에 맞추어 누적가산기 및 중간버퍼의 병렬화 구조가 결정된다. 설계된 고성능 이산웨이블릿변환기의 성능을 검증하기 위해서 0.18um 라이브러리를 이용한 후반부 설계를 하였으며, 90MHz에서 SVGA(800$\sim$600)영상을 30fps로 실시간 처리함을 확인하였다.