• 한국정보통신학회논문지
• /
• 제22권8호
• /
• pp.1133-1138
• /
• 2018

경량 블록암호화 (LEA: Lightweight Encryption Algorithm)는 암호화 연산의 효율성과 높은 보안성으로 인해 국내에서 가장 활발히 사용되고 있는 블록암호화 알고리듬이다. 지금까지 많은 LEA 구현 연구가 진행 되었지만 다양한 플랫폼과의 보안 통신이 필요한 사물인터넷 환경에 활용 가능한 일체형 구현 기법은 제시되고 있지 않다. 본 논문에서는 다양한 플랫폼과 효율적으로 보안 통신이 가능하도록 하는 일체형 구현 기법을 이용하여 LEA를 ARM Cortex-M3 프로세서 상에서 구현한다. 이를 위해 키생성과 암호화 과정에 필요한 인자들을 가용 가능한 레지스터를 이용하여 저장하였으며 바렐쉬프터 (Barrel-shifter)를 활용하여 회전 연산을 최적화하였다. 해당 기법은 라운드키를 저장하지 않기 때문에 저사양 프로세서 상에서 RAM의 사용량을 최소화한다. 구현 결과물은 ARM Cortex-M3 프로세서 상에서 평가되었으며 34 cycles/byte 안에 수행가능함을 확인할 수 있었다.

• 전자공학회논문지
• /
• 제49권9호
• /
• pp.244-250
• /
• 2012

본 논문에서는 접지기반의 저전압 차동 입력 신호를 전달 받는 수신단에 대해 기술하였다. 공통게이트단으로 구성된 레벨시프터와 실시간 선형 이퀄라이저를 이용하여, 채널을 통과하며 왜곡된 신호의 전압 마진과 시간 마진을 확보하였다. 입력 신호의 공통모드 전압이 변하더라도, 레벨시프터에 공급되는 전류의 양을 일정하게 유지 할 수 있는 바이어스 회로를 추가하였다. 저전력 65-nm CMOS 공정으로 수신단회로를 구현하고 측정하였다. -19.7dB의 감쇄를 보이는 FR4 PCB 채널을 통해 4-Gb/s 400mVp-p 차동 신호를 수신단으로 전달하였을 때 $10^{-11}$ BER기준 0.48UI의 시간 마진을 얻을 수 있었으며, 0.30mW/Gb/s의 낮은 전력 소모를 유지하였다.

• ETRI Journal
• /
• 제38권3호
• /
• pp.417-424
• /
• 2016

In this paper, an accurate characterization of a fabricated X-band transmit/receive module is described with the process of generating control data to correct amplitude and phase deviations in an active electronically scanned array antenna unit. In the characterization, quantization errors (from both a digitally controlled attenuator and a phase shifter) are considered using not theoretical values (due to discrete sets of amplitude and phase states) but measured values (of which implementation errors are a part). By using the presented procedure for the characterization, each initial control bit of both the attenuator and the phase shifter is closest to the required value for each array element position. In addition, each compensated control bit for the parasitic cross effect between amplitude and phase control is decided using the same procedure. Reduction of the peak sidelobe level of an array antenna is presented as an example to validate the proposed procedure.

• Journal of information and communication convergence engineering
• /
• 제6권1호
• /
• pp.43-46
• /
• 2008

This paper proposes an advanced test circuit for detecting the connectivity between a drum ring of laser printer and PCB. The detection circuit of charge sharing is proposed, which minimizes the influences of internal parasitic capacitances. The test circuit is composed of precharge circuit, analog comparator, level shifter. Its functional operation is verified using $0.6{\mu}m$ 3.3V/40V CMOS process parameter by HSPICE. Access time is100ns. Layout of the drum contact test circuit is $465{\mu}m\;{\times}\;117{\mu}m$.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2006년도 6th International Meeting on Information Display
• /
• pp.222-225
• /
• 2006

A custom-made display driver for an electronic paper is presented, which has high-voltage multilevel output capability and extremely low power consumption. An original level-shifter circuit can effectively reduce the power consumption and the chip area. This driver was implemented to a Quick-Response Liquid Powder Display (QR-LPD) and the image quality and power consumption was estimated.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.365-368
• /
• 2002

WSW(Wrap Side Wall) is proposed to decrease junction electric field in this paper. WSW process is fabricated after first gate etch, followed NMI ion implantation and deposition & etch nitride layer New WSW structure has buffer layer to decrease electric field. Also we compared the hot carrier characteristics of WSW and conventional. Also, we design a test pattern including pulse generator, level shifter and frequency divider, so that we can evaluate AC hot carrier degradation on-chip.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
• /
• pp.402-403
• /
• 2009

A variety of power reduction technologies is introduced and the benefits of the technologies are discussed. PenTile$^{(R)}$ DBLC (Dynamic Brightness LED Control) combined with SABC (Sensor-Based Adaptive Brightness Control) enables to achieve the average LED power consumption to one third. The panel power reduction of 25% can be achieved with low power driving technology, ALS (Active Level Shifter). MIP (Memory In Pixel) is expected to be useful in transflective display because the whole display area can be utilized in reflective mode with power consumption of 1mW.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2006년도 6th International Meeting on Information Display
• /
• pp.1283-1286
• /
• 2006

A holding latch with level shifting function is proposed for power and cost effectiveness with low temperature polycrystalline silicon technology on the glass backplane. Layout area and power consumption of the proposed circuit are reduced by 10% and 52% compared with those of the typical structure which combines a static D-latch and a cross coupled level shifter for 2.2" qVGA panel, respectively.

• 대한전자공학회논문지SD
• /
• 제44권3호
• /
• pp.6-11
• /
• 2007

본 논문에서는 고성능 디지털 오디오 인터페이스용 CMOS 광수신기의 면적 감소와 펄스폭 왜곡을 감소시키기 위한 2종의 CMOS 광수신기를 제안한다. 면적 감소와 펄스폭 왜곡 감소를 위한 2종의 제안하는 회로는 이중 출력을 생성하는 전치 증폭기 광수신기와 문턱 전압을 수렴하는 레벨 변환기 광수신기이다. 제안한 회로들의 성능을 검증하기 위해 $0.25{\mu}m$ CMOS 공정을 이용하여 칩이 제작되었으며, 측정 결과 이중 출력 전치 증폭기를 이용한 광수신기의 경우, $270\times120{\mu}m^2$ 유효 면적을 차지하고 ${\pm}3%$ 이내의 펄스폭 왜곡을 나타내며, 문턱 전압 수렴형 레벨 변환기를 이용한 광수신기의 경우 $410\times140{\mu}m^2$의 유효 면적을 차지하고 ${\pm}2%$ 이내의 펄스폭 왜곡을 나타내므로, 고성능 디지털 오디오 인터페이스용 광수신기의 면적과 펄스폭 왜곡을 효과적으로 감소시킬 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.58-65
• /
• 2009

본 논문에서는 캐패시터로 상승 시간과 하강 시간을 조절하고 슈미트 트리거의 스위칭 전압을 이용한 데드 타임 회로를 갖는 고전압 구동 IC (High Voltage Gate Driver IC)를 설계하였다. 설계된 고전압 구동 IC는 기존 회로와 비교하여 온도에 따 른 데드 타임 변동을 약 52% 줄여 하프브리지 컨버터의 효율을 증대시켰으며 캐패시터 값에 따라 가변적인 데드 타임을 가진다. 또한 숏-펄스 (short-pulse) 생성회로를 추가하여 상단 레벨 쉬프트 (High side part Level shifter)에서 발생하는 전력소모를 기존의 회로에 비해 52% 감소 시켰고, UVLO를 추가하여 시스템의 오동작을 방지하여 시스템의 안정도를 향상시켰다. 제안한 회로를 검증하기 위해 Cadence의 Spectre을 이용하여 시뮬레이션 하였고 1.0um 공정을 이용하였다.