• ETRI Journal
• /
• 제34권1호
• /
• pp.44-54
• /
• 2012

Because of the intrinsic lack of internal-system observability and controllability in highly integrated multicore processors, very restricted access is allowed for the debugging of erroneous chip behavior. Therefore, the building of an efficient debug function is an important consideration in the design of multicore processors. In this paper, we propose a flexible on-chip debug architecture that embeds a special logic supporting the debug functionality in the multicore processor. It is designed to support run-stop-type debug functions that can halt and control the execution of the multicore processor at breakpoint events and inspect the possible causes of any errors. The debug architecture consists of the following three functional components: the core debug support block, the multicore debug support block, and the debug interface and control block. By embedding this debug infrastructure, the embedded processor cores within the multicore processor can be debugged simultaneously as well as independently. The debug control is performed by employing a JTAG-based scanning operation. We apply this on-chip debug architecture to build a debugger for a prototype multicore processor and demonstrate the validity and scalability of our approach.

• ETRI Journal
• /
• 제35권2호
• /
• pp.301-310
• /
• 2013

Nowadays, the multicore processor is watched with interest by people all over the world. As the design technology of system on chip has developed, observing and controlling the processor core's internal state has not been easy. Therefore, multicore processor debugging is very difficult and time-consuming. Thus, we need a reliable and efficient debugger to find the bugs. In this paper, we propose an on-chip debug architecture for multicore processors that is easily adaptable and flexible. It is based on the JTAG standard and supports monitoring mode debugging, which is different from run-stop mode debugging. Compared with the debug architecture that supports the run-stop mode debugging, the proposed architecture is easily applied to a debugger and has the advantage of having a desirable gate count and execution cycle. To verify the on-chip debug architecture, it is applied to the debugger of the prototype multicore processor and is tested by interconnecting it with a software debugger based on GDB and configured for the target processor.

• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.50-61
• /
• 2010

최근 SoC 가 주목받으면서 검증이 더욱 중요해졌다. SoC 설계 추세는 구조 및 RTL(Register Transistor Logic) 레벨의 HW(Hardware) 설계 및 내장형 프로세서에서 수행 될 SW(Software) 개발을 동시에 진행하는 HW/SW 통합 설계이다. 테크놀로지가 DSM(Deep-Submicron)으로 가면서 SoC 내부 상태를 확인하는 것은 매우 어려운 일이 되었다. 이와 같은 이유 때문에 SoC 디버거는 매우 어려운 분야이며 디버깅에 매우 많은 시간이 소모된다. 즉 신뢰성이 있는 디버거 개발이 필요하다. 본 논문에서는 JTAG을 기반으로 하는 하드웨어 디버거 OCD를 개발하였다. OCD는 Core-A를 대상으로 하여 개발 된 것이다. 개발된 OCD는 Core-A에 내장하여 SW 디버거와 연동하여 검증까지 마치고 디버거로서의 기능 및 신뢰성을 확인하였다. Core-A에 내장한 OCD는 약 14.7%의 오버헤드를 보이며 OCD의 2% gate count를 차지하는 DCU를 수정함으로써 다른 프로세서에도 쉽게 적용할 수 있는 디버거 유닛으로 사용할 수 있다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2002년도 정기총회 및 학술대회
• /
• pp.283-286
• /
• 2002

디지털 방송 시대를 맞아 별도의 테이프 없이 방송프로그램을 24시간 이상 녹화할 수 있는 개인용 비디오 녹화기에 대한 관심이 높아지고 있다. 본 논문에서는 인텔사의 스트롱암 프로세서(SA-1110)를 이용하여 임베디드 시스템을 구현하고 하드디스크드라이브를 연결하고 운영체제로 리눅스를 사용하여 PVR(Personal Video Recorder)용 하드디스크드라이브를 내장한 임베디드 시스템을 구현하였다. 본 논문에서는 플래시 메모리에 부트로더, 리눅스커널과 램디스크를 JTAG을 통해서 저장하고 스트롱암프로세서에서 리눅스 운영체제를 통하여 외부 인터페이스를 제어하게 된다. 치부 인터페이스로는 이더넷과 시리얼 통신을 제공한다.

• 한국정보통신학회논문지
• /
• 제17권2호
• /
• pp.323-331
• /
• 2013

휴대폰에서 포렌식 증거 자료를 추출하는 방법은 SYN, JTAG, Revolving 3가지 방법이 있다. 하지만 휴대폰과 스마트폰의 기술과 사용방법의 차이로 인하여, 포렌식 증거 자료를 추출하는 방법도 달라야 한다. 따라서 본 논문에서는 압수 수색된 스마트폰에서의 포렌식 증거 자료의 추출 방법을 연구하고자 한다. 압수 수색된 스마트폰에서 많이 사용되는 구글 안드로이드와 윈도우모바일 스마트폰의 분석을 위하여 스마트폰의 사양과 운영체제, 백업 분석, 증거 자료를 분석 한다. 또한 구글 안드로이드와 윈도우모바일 스마트폰의 전화번호부, SMS, 사진, 동영상에 관한 포렌식 증거 자료를 추출하여 법적인 증거자료와 포렌식 보고서를 생성한다. 본 논문에서 실험된 스마트폰 포렌식 기술 연구는 모바일 포렌식 기술 발전에 기여할 것이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.281-284
• /
• 2008

본 논문에서는 멀티미디어 SoC 플랫폼의 ASIC 설계에 대해 기술한다. 구현된 플랫폼은 32비트 OpenRISC1200 마이크로프로세서, WISHBONE 온 칩 버스, VGA 제어기, 디버그 인터페이스, SRAM 인터페이스 및 UART로 구성된다. 32 비트 OpenRISC1200 프로세서는 명령어 버스와 데이터 버스가 분리된 하버드 구조와 5단 파이프라인 구조를 가지고 VGA 제어기는 메모리로부터 읽은 이미지 파일에 대한 데이터를 RGB 값으로 CRT 혹은 LCD에 출력한다. 디버그 인터페이스는 플랫폼에 대한 디버깅 기능을 지원하고 SRAM 인터페이스는 18비트 어드레스 버스와 32비트 데이터 버스를 지원한다. UART는 RS232 프로토콜을 지원하는 시리얼 통신 기능을 제공한다. 본 플랫폼은 Xilinx VIRTEX-4 XC4VLX80 FPGA에 설계 및 검증되었다. 테스트 코드는 크로스 컴파일러로 생성되었고 JTAG 유틸리티 소프트웨어와 gdb를 이용하여 패러럴 케이블을 통해 FPGA 보드로 다운로드 하였다. 이 플랫폼은 최종적으로 Chartered 0.18um 공정을 이용하여 단일 ASIC 칩으로 구현 되었으며 100MHz 클록에서 동작함을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 추계학술대회
• /
• pp.235-239
• /
• 2010

휴대폰 사용이 포화상태에 이르고, 최근 iPhone을 비롯한 Smart Phone의 사용이 급격히 증가하고 있다. 현재 휴대폰에서 포렌식 자료 추출하는 방법은 SYN, JTAG, Revolving 세가지 방법이 있다. 하지만 휴대폰과 Smart Phone의 기술과 사용방법의 차이로 인하여 포렌식 자료 추출 방법도 달라야 한다. 따라서 본 논문에서는 Smart Phone에서의 포렌식 자료 추출 방법을 연구하고자 한다. Smart Phone에서는 많이 사용되는 Google Android와 Windows Mobile Smart Phone의 분석을 위하여 스펙과 O.S. 분석, 데이터 분석을 한다. 또한 Google Android와 Windows Mobile Smart Phone의 포렌식 자료를 추출하여 증거자료를 생성한다. 본 연구를 통하여 실험된 기술 연구는 모바일 Smart Phone 포렌식 기술 발전에 기여할 것이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
• /
• pp.258-260
• /
• 2004

The Controller Area Network (CAN) is being widely used in real-time control applications such as automobiles, aircraft, and automated factories. Unfortunately, CAN, in its current form, is not able to either share out the system bandwidth among the different devices fairly or to grant an upper bound on the transmission times experienced by the nodes connected to the communication medium as it happens, for instance, in the token-based networks. In this paper, we present An Application Layer Design for Humanoid Robot in the CAN. Besides introducing the new algorithm, this paper also presents some performance figures obtained using a specially developed software simulator and experimentation for composition of CAN which uses JTAG mode of a parallel debugging., while the behavior of the new algorithm is compared with the traditional CAN systems. in order to see how effective they are.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2003년도 ISIS 2003
• /
• pp.58-61
• /
• 2003

This paper proposes e-Learning environments far digital circuit experiment. The e-Learning environments are implemented as a WBT system that includes the circuits monitoring system and the students management system. In the WBT client-server system, the instructor represents the server and students represent clients. The client computers are equipped with a digital circuit training board and connected to the server on the World Wide Web. The training board consists of a Programmable Logic Device (PLD) and measuring instruments. The instructor can reconfigure the PLD with various circuit designs from the server so that students can investigate signals from the training board. The instructor can monitor the progress of the students using Joint Test Action Grouo(JTAG) technology. We implement the WBT system and a courseware fo digital circuits and evaluation the environments.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2011년도 제44차 하계학술발표논문집 19권2호
• /
• pp.191-195
• /
• 2011

Smart Phone의 OS로 많이 사용하는 Android/Windows Mobile Smart Phone의 사용이 급격히 증가하고 있다. 무료 WiFi Zone과 인터넷 사용에 대한 취약점이 존재한다. Mobile Forensic의 증거 자료를 추출하는 방법은 SYN, JTAG, Revolving 방법이 있지만, 기존 휴대폰과 달리 Smart Phone은 OS와 구조, 사용방식과 기술의 차이로 인한 Mobile Forensic 연구 방법도 달라야 한다. 본 논문에서는 Smart Phone에서는 많이 사용되는 Windows Mobile/Android Smart Phone의 OS와 구조 차이를 분석한 데이터 백업과 스펙 분석 및 증거자료 분석을 한다. 또한 무료 WiFi Zone을 통한 인터넷 사용시에 취약점을 분석한다. 그리고 Android/Windows Mobile Smart Phone의 Forensic 자료를 생성하여 증거를 추출하고, Mobile Forensic 보고서를 생성한다. 본 연구를 통하여 Mobile Forensic의 기술 발전에 초석을 제공할 것이다.