• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 C
• /
• pp.863-866
• /
• 1999

(Ba,Sr)$TiO_3$ thin films have attracted groat interest as new dielectric materials of capacitors for ultra-large-scale integrated dynamic random access memories (ULSI-DRAMs) such as 1 Gbit or 4 Gbit. In this study, inductively coupled $BCl_3/Cl_2$/Ar plasmas was used to etch (Ba,Sr)$TiO_3$ thin films. RF power/dc bias voltage = 600 W/-250 V and chamber pressure was 10 mTorr. The $Cl_2/(Cl_2+Ar)$ was fixed at 0.2, the (Ba,Sr)$TiO_3$ thin films were etched adding $BCl_3$. The highest (Ba,Sr)$TiO_3$ etch rate is 480$\AA/min$ at 10 % $BCl_3$ adding to $Cl_2$/Ar. The characteristics of the plasmas were estimated using optical emission spectroscopy (OES). The change of Cl, B radical density measured by OES as a function of $BCl_3$ percentage in $Cl_2$/Ar. The highest Cl radical density was shown at the addition of 10% $BCl_3$ to $Cl_2$/Ar. To study on the surface reaction of (Ba,Sr)$TiO_3$ thin films was investigated by XPS analysis. Ion enhancement etching is necessary to break Ba-O bond and to remove $BaCl_2$. There is a little chemical reaction between Sr and Cl, but Sr is removed by physical sputtering. There is a chemical reaction between Ti and Cl, and Tic14 is removed with ease. The cross-sectional of (Ba,Sr)$TiO_3$ thin film was investigated by scanning electron microscopy (SEM), the etch slope is about $65\;{\sim}\;70$.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.31-31
• /
• 2000

Al2O3는 높은 화학적, 열적 안정성으로 인하여 미세전자 산업에서 절연막이나 광전자소자의 재료로써 널리 이용되고 있다. 특히, 사파이어는 고위도의 LED, 청색 LD의 재료인 GaN 계열의 III-Nitride 물질을 성장시킬 때 필요한 기판으로 보편적으로 사용되고 있다. 이러한 GaN계열의 광소자 제조에서 사파이어 기판을 적용시 지적되는 문제점들 중의 하나는 소자제조 후 사파이어의 결정 구조 및 높은 경도에 의해 나타나는 cutting 및 backside의 기계적 연마가 어렵다는 것이다. 최근에는 이온빔 식각이나 이온 주입 후 화학적 습식 시각, reactive ion etching을 통한 사파이어의 건식 식각이 소자 분리 및 backside 공정을 우해 연구되고 있다. 그러나 이러한 방법을 이용한 사파이어의 식각속도는 일반적으로 15nm/min 보다 작다. 높은 식각율과 식각후 표면의 작은 거칠기를 수반한 사파이어의 플라즈마 식각은 소자 제조 공정시 소자의 isolation 및 lapping 후 연마 공정에 이용할 수 있다. 본 연구에서는 평판 유도결합형 플라즈마를 이용하여 Cl2/BCL3/Ar 의 가스조합, inductive power, bias voltage, 압력, 기판온도의 다양한 공정 변수를 통하여 (0001) 사파이어의 식각특성을 연구하였다. 사파이어의 식각속도는 inductive power, bias voltage, 그리고 기판 온도가 증가할수록 증가하였으며 Cl2에 BCl3를 50%이하로 첨가할 때 BCl3 첨가량이 증가할수록 식각속도 및 식각마스크(photoresist)와의 식각선택비가 증가하는 것을 관찰하였다. 또한, Cl3:BCl3=1:1의 조건에 따라 Ar 첨가에 따른 식각속도 및 표면 거칠기를 관찰하였다. 본 연구의 최적 식각조건인 40%Cl2/40%BCl3/20%Ar, 600W의 inductive power, -300V의 bias voltage, 30mTorr의 압력, 기판온도 7$0^{\circ}C$에서 270nm/min의 사파이어 식각속도를 얻을수 있었다. 그리고 이러한 식각조건에서 표면의 거치기를 줄일수 있었다. 사파이어 식각은 보편적인 사파이어 lapping 공정시 수반되어 형성된 표면의 거치기를 줄이기 위한 마지막 공정에 응용될수 있다. 사파이어의 식각시 나타나는 식각 부산물은 플라즈마 진단방비인 optical emission spectroscopy (OES)를 통하여 관찰하였고, 식각시 사파이어의 표면성분비 변화 및 표면의 화학적 결합은 X-ray photoelectron spectroscopy(XPS)를 사용하여 측정하였다. 시각 전, 후의 표면의 거칠기를 scanning electron microscopy(SEM)을 통하여 관찰하였다.

• 한국진공학회지
• /
• 제17권5호
• /
• pp.473-480
• /
• 2008

화학기상증착법과 Ni 나노입자 배열을 이용한 탄소나노튜브의 최적 성장 조건을 연구했다. Ni 입자의 크기를 변화시키는 방법으로 탄소나노튜브의 직경을 20 nm 이하까지 제어할 수 있었다. 개별 Ni 입자의 크기와 위치는 기존의 식각법 등을 이용하여 웨이퍼 수준의 대면적에서 연속적으로 제어가 가능하였다. 성장온도, 탄소원, 희석가스 등의 비율을 최적화 함으로써 $SiO_2/Si$ 웨이퍼의 넓은 면적에서 각 Ni 입자로부터 단 한 개씩의 탄소나노튜브가 100% 확률로 성장 가능하다는 것을 보였다. 탄소나노튜브의 위치, 직경, 벽두께 등의 특성들은 성장조건을 조정하여 제어가능하다는 것을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.143-144
• /
• 2011

최근 광전자 분야에서는 미래 에너지 자원에 대한 관심과 함께 GaN 기반 발광다이오드에 대한 연구가 활발히 진행되고 있다. 특히 InGaN/GaN 양자 우물 구조는 푸른색, 녹색 발광다이오드 구현에 있어 우수한 물질적 특성을 가지고 있다고 알려져 있다. 하지만 우수한 물질적 특성에도 불구하고 고인듐 고품위 막질 성장의 어려움으로 인해 높은 효율의 녹색 발광다이오드 구현하는 것은 여전히 어려운 실정이다. 이를 극복하기 위한 대안 중에 하나인 선택 영역 박막성장법(Selective Area Growth)은 마스크 패터닝을 통해 열린 영역에서만 박막을 성장하는 방법으로써 인듐 함량을 향상 시킬 수 있는 방법으로 주목 받고 있다. 선택 영역 박막 성장법을 이용하여 GaN를 성장하기 위해 그림 1의 공정을 통하여 n-GaN층 위에 SiO2 마스크를 포토리소그라피와 Reactive Ion Etching (RIE)를 이용한 건식 식각 공정을 통해 형성한 후 Metal Organic Chemical Vapor Deposition (MOCVD) 장비를 이용하여 선택적으로 에피를 성장하였다. 성장된 마이크로 피라미드 발광다이오드 구조는 n-GaN 피라미드 구조위에 양자우물 및 p-GaN을 성장함으로써 p-GaN/MQW/n-GaN 구조를 갖는다. 이렇게 생성된 피라미드 구조의 에피를 이용하여 발광다이오드를 제작한 후 그에 대한 전기적, 광학적 특성을 측정하였다. 2인치 웨이퍼의 중심을 원점 좌표인 (0,0)으로 설정하였을 때 2인치 웨이퍼에서 좌표에 해당하는 위치에서의 Photoluminescence (PL) 측정한 결과 일반적인 구조의 발광다이오드의 경우 첨두치가 441~451nm인데 반해 피라미드 구조의 발광다이오드의 경우 첨두치가 558nm~563nm 임을 알 수 있었다. 이를 통해 피라미드 구조 발광다이오드의 경우 일반적인 구조의 발광다이오드에 비해 인듐의 함유량을 증가시킬 수 있다는 것을 알 수 있다. 본 논문에서는 선택 영역 박막 성장법을 이용하여 마이크로 피라미드 InGaN/GaN 양자 우물 구조 구현과 광 전기적 특성에 대해 더 자세히 논의 하도록 하겠다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.285-285
• /
• 2012

본 논문에서는 HBr, O2 gas를 사용하여 나노급 반도체 디바이스에 응용되는 실리콘 트렌치 패턴의 건식 식각시 중요한 인자중의 하나인 RIE (Reactive Ion Etching) Lag현상에 관하여 연구하였다. 실험에서 사용된 식각 장치는 유도 결합 플라즈마(Inductively Coupled Plasma) 식각 장치로써, Source Power및 기판에 인가되는 Bias power 모두 13.56 MHz로 구동되는 장치이며, Source Power와 Bias Power 각각에 펄스 플라즈마를 인가할 수 있도록 제작 되어있다. HBr과 O2 gas를 사용한 트렌치 식각 중 발생하는 식각 부산물인 SiO는 프로파일 제어에 중요한 역할을 함과 동시에, 표면 산화로 인해 Trench 폭을 작게 만들어 RIE lag를 심화시킨다. Br은 실리콘을 식각하는 중요한 라디칼이며, SiO는 실리콘과 O 라디칼의 반응으로부터 형성되는 식각 부산물이다. SiO가 많으면, 실리콘 표면의 산화가 많이 진행될 것을 예측할 수 있으며, 이에 따라 RIE lag도 나빠지게 된다. 본 실험에서는 Continuous Plasma와 Bias Power의 펄스, Source Power의 펄스를 각각 적용하고, 각각의 경우 Br과 SiO 라디칼의 농도를 Actinometrical OES (Optical Emission Spectroscopy) tool을 사용하여 비교하였다. 두 라디칼 모두 Continuous Plasma와 Bias Power 펄스에 의해서는 변화가 없는 반면, Source Power 펄스에 의해서만 변화를 보였다. Source Power 값이 증가함에 따라 Br/SiO 라디칼 비가 증가함을 알 수 있었고, 표면 산화가 적게 형성됨을 예측할 수 있다. 이 조건의 경우, Continuous Plasma대비 Source Power 펄스에 의하여 RIE lag가 30.9 %에서 12.8 %로 현격히 개선된 결과를 얻을 수 있었다. 또한, 식각된 실리콘의 XPS 분석 결과, Continuous Plasma대비 Source Power 펄스의 경우 표면 산화층이 적게 형성되었음을 확인할 수 있었다. 따라서, 본 논문에서는 식각 중 발생한 Br과 SiO 라디칼을 Source Power펄스에 의한 제어로 RIE lag를 개선할 수 있으며, 이러한 라디칼의 변화는 Actinometrical OES tool을 사용하여 검증할 수 있음을 보여준다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.373-375
• /
• 2011

최근 태양전지 연구에서 저가격화를 실현하는 방법 중 하나로 폐 실리콘 웨이퍼를 재생하는 방법에 관하여 많은 연구가 진행되고 있다. 그러나 기존 웨이퍼 재생공정은 높은 재처리 비용과 복잡한 공정등의 많은 단점을 가지고 있다. 결정형 태양전지에서 저가격화 및 고효율은 태양전지를 제작하는데 있어 필수 요소 이다. 그 중 결정질 태양전지 고효율을 위한 여러 연구 방법 중 표면 텍스쳐링(texturing)에 관한 연구가 활발하다. 텍스쳐링은 표면반사에 의한 광 손실을 최소화 하여 효율을 증가시키기 위한 방법으로 습식 식각과 건식 식각을 사용하여 태양전지 표면 위에 요철 및 피라미드구조를 형성하여 반사율을 최소화 시킨다. 건식식각은 습식식각과 다른 환경적 오염이 적은 것과 소량의 가스만으로 표면 텍스쳐링이 가능하여 많은 연구가 진행중이다. 건식 식각 중 하나인 RIE(reactive ion etching)는 고주파를 이용하여 플라즈마의 이온과 silicon을 반응 시킨다. 실험은 RIE를 이용하여 SF6/02가스를 혼합하여 비등방성 에칭 및 피라미드 구조를 구현하였다. RIE 공정 중 SF6/02가스는 높은 식각 율을 갖으며 self-masking mechanism을 통해 표면이 검게 변화되고 반사율이 감소하게 된다. 이 과정을 통해 블랙 실리콘을 형성하게 된다. 블랙 실리콘은 반사율 10% 이하로 self-masking mechanism으로 바늘모양의 구조를 형성되는 게 특징이며 표면이 검은색으로 반사율이 낮아 효율증가로 예상되지만 실제 바늘 모양의 블랙 실리콘은 태양전지 제작에 있어 후속 공정 인 전극 형성 시 Ag Paste의 사이즈와 표면 구조를 감안할 때 태양 전지 제작 시 Series resistance를 증가로 효율 저하를 가져온다. 본 연구는 SF6/02가스를 혼합하여 기존 RIE로 형성된 바늘모양의 구조의 블랙 실리콘이 아닌 RIE 내부에 metal-mesh를 장착하여 단결정(100)실리콘 웨이퍼 표면을 텍스쳐링 하였고 SF6/02 가스 1:1 비율로 공정을 진행 하였다. metal-mesh 홀의 크기는 100um로 RIE 내부에 장착하여 공정 시간 및 Pressure를 변경하여 실험을 진행하였다. 공정 시간이 변경됨에 따라 단결정(100) 실리콘 웨이퍼 표면에 피라미드 구조의 균일한 1um 크기의 블랙 실리콘을 구현하였다. 바늘모양의 블랙 실리콘을 피라미드 구조로 구현함으로써 바늘 모양의 단점을 보완하여 태양전지 전기적 특성을 분석하여 태양전지 제작시 변환 효율을 증가시킬 것으로 예상된다.

• 센서학회지
• /
• 제22권2호
• /
• pp.130-135
• /
• 2013

This study proposed a noble process to fabricate TSV (Through Silicon Via) structure which has lower cost, shorter production time, and more simple fabrication process than plating method. In order to produce the via holes, the Si wafer was etched by a DRIE (Deep Reactive Ion Etching) process. The via hole was $100{\mu}m$ in diameter and $400{\mu}m$ in depth. A dielectric layer of $SiO_2$ was formed by thermal oxidation on the front side wafer and via hole side wall. An adhesion layer of Ti and a seed layer of Au were deposited. Soldering process was applied to fill the via holes with solder paste and metal powder. When the solder paste was used as via hole metal line, sintering state and electrical properties were excellent. However, electrical connection was poor due to occurrence of many voids. In the case of metal powder, voids were reduced but sintering state and electrical properties were bad. We tried the via hole filling process by using mixing solder paste and metal powder. As a consequence, it was confirmed that mixing rate of solder paste (4) : metal powder (3) was excellent electrical characteristics.

• 청정기술
• /
• 제18권2호
• /
• pp.183-190
• /
• 2012

PCB에칭에 의해 발생한 염화철 폐식각액 중 염화철을 산화시키고 구리를 석출시키는 전기화학적 재생공정은 환경오염을 줄이면서도 부산물을 얻어내어 경제성이 크다. 그러나, 염화철 폐식각액은 철과 구리, 두 가지 금속이 함께 함유되어 있기 때문에 전해조에서 일어나는 반응이 복잡하다. 본 연구에서는 회분식 공정을 통하여 전기화학적인 염화철 산화 및 구리 석출반응의 특성을 조사하고 관련된 공정변수들의 최적 조건을 도출해내었다. 염화철의 산화는 항상 원하는 수준으로 되었으며, 탄소 음전극을 사용한 반응에서 $350mA/cm^2$의 전류밀도와 12 g/L의 구리 농도 조건에서, $Fe^{2+}$이온의 비율이 높을수록 구리 석출 효율이 높았다. 또한, 도출해낸 최적 조건을 바탕으로 Bench 장치 연속운전을 통해서 scale-up 가능성을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.129-134
• /
• 2005

SiP의 3D패키지에 있어서 구리도금은 매우 중요한 역할을 한다 이러한 구리 도금의 조건을 알아보기 위하여 조건이 다른 전해질에서 전기화학적 I-V특성을 분석하였다. 첨가제로 억제제와 촉진제의 특성을 분석하였다. 3D 패키지에 있어서 직경 50, 75, $100{\mu}m$의 via를 사용하였다. Via의 높이는 $100{\mu}m$로 동일하였다. Via의 내부는 확산방지층으로 Ta을 전도성 씨앗층으로 Cu를 magnetron 스퍼터링 방법으로 도포하였다. 직류, 펄스, 펄스-역펄스 등 전류의 파형을 변화시키면서 구리 도금을 하였다. 직류만 사용하였을 경우에는 결함 없이 via가 채워지지 않았으며 펄스도금을 한 경우 구리 충진이 개선을 되었으나 결함이 발생하였다. 펄스-역펄스를 사용한 경우 결함 없는 구리 충진층을 얻을 수 있었다.

• 대한전자공학회논문지SD
• /
• 제38권6호
• /
• pp.390-397
• /
• 2001

GIDL(Gate-Induced Drain-Leakage)을 줄일 수 있는 새로운 구조의 ESD(Elevated Source Drain) MOSFET을 제안하고 분석하였다. 제안된 구조는 SDE(Source Drain Extension) 영역이 들려진 형태를 갖고 있어서 SDE 임플란트시 매우 낮은 에너지 이온주입으로 인한 저활성화(low-activation) 효과를 방지 할 수 있다. 제안된 구조는 건식 식각 및 LAT(Large-Angle-Tilted) 이온주입 방법을 사용하여 소오스/드레인 구조를 결정한다. 기존의 LDD MOSFET과의 비교 시뮬레이션 결과, 제안된 ESD MOSFET은 전류 구동능력은 가장 크면서 GIDL 및 DIBL(Drain Induced Barrier Lowering) 값은 효과적으로 감소시킬 수 있음을 확인하였다. GIDL 전류가 감소되는 원인으로는 최대 전계의 위치가 드레인 쪽으로 이동함에 따라 최대 밴드간 터널링이 일어나는 곳에서의 최대 전계값이 감소되기 때문이다.