• 전력전자학회논문지
• /
• 제26권2호
• /
• pp.96-105
• /
• 2021

Large-scale power converters consist of series or parallel module combinations. In these modular converter systems, the interleaving technique can be applied to improve capacitor reliability by reducing the ripple of the I/O current in which each module operates as a phase difference. However, when applying the interleaving technique for conventional three-level boost converters, the short-circuit period of the converter can be an obstacle. Such problem is caused by the absence of a low-level inductor of the conventional three-level boost converter. To solve this problem, a three-level boost converter with a low-level inductor is proposed and analyzed to enable interleaved operation. In the proposed circuit, the current ripple of the output capacitor depends on the neutral point connections between the modules. In this study, the ripple current is analyzed by the neutral point connections of the three-level boost converter that has a low-level inductor, and the effectiveness of the proposed circuit is proven by simulation and experiment.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2004년도 학술대회 논문집
• /
• pp.237-240
• /
• 2004

For the paralleled operation of DC/DC converters, the current sharing between each modules is the most important for the reliability of the power system. Interleaving method is commonly used with many paralleling schemes for the reduction of the ripple in the output voltage of paralleled converters and there are many commercial IC for interleaving application appliable. But for all of them, it is impossible to detect the number of module in operating and then change the phase of them automatically. In this paper, a novel paralleling method is proposed for the converter parallel operation, which detects the number of modules in active and sets the phases of PWM signals applied to each modules autonomously. This can greatly improve the output voltage ripple and reliability of the system. The expandibility of modular number can be done very easily by just adding several parts.

• 전기전자학회논문지
• /
• 제24권2호
• /
• pp.586-591
• /
• 2020

본 논문에서는 인터리브된 전류 주입형 고승압 DC-DC 컨버터가 제안된다. 높은 전압 이득 외에도 인터리빙 방식을 채택하여 낮은 리플 입력 전류가 달성된다. 또한 제안 된 컨버터의 소프트 스위칭 특성은 전력 스위치의 스위칭 손실을 줄이고 변환 효율을 높인다. 변압기의 누설 인덕턴스를 활용하여 다이오드의 전류 변화율을 제어함으로써 출력 정류기의 역 회복 문제도 완화된다. 200W 프로토 타입에서 얻은 실험 결과에 대해 설명한다.

• Journal of Electrical Engineering and Technology
• /
• 제4권3호
• /
• pp.405-409
• /
• 2009

A polarization-independent multiwavelength-switchable fiber filter is proposed based on a polarization beam splitter and fiber coupler, which can function as a polarization-independent transmission or reflection-type interleaving filter. The proposed filter consists of a polarization beam splitter and a Sagnac birefringence loop composed of a 50:50 coupler, high birefringent fibers, and two quarter-wave plates. In the proposed filter, a transmission-type interleaver with a channel isolation > 18 dB or a reflection-type one with a channel isolation of ${\sim}3$ dB, whose channel spacing and switching displacement were 0.8 and 0.4 nm in common, respectively, could be obtained. A channel interleaving operation could be performed by the proper control of waveplates within the Sagnac birefringence loop.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 전력전자학술대회
• /
• pp.330-331
• /
• 2011

The interleaving method is usually used to reduce the ripple of output current of filter inductor in parallel operation of PWM DC/DC converter. Although the current ripple of filter inductor decreases, each current ripple of filter inductor is not decreased. In this study, the operation of interleaved buck converter with coupled inductor is analyzed in each operation mode. It is verified through experiment. The possibility of application to grid connected inverter with parallel operation is identified.

• 전기전자학회논문지
• /
• 제19권2호
• /
• pp.168-175
• /
• 2015

본 논문은 잔상효과를 이용해서 동영상 표출이 가능한 회전형 LED 전광판을 위한 FPGA 설계 기법을 제안한다. 제안된 기법은 역감마 보정과 오차 확산 방식을 이용한 데이터 보정 과정, 블록 인터리빙 과정, 데이터 시리얼 출력 과정 등의 3가지 과정으로 구성된다. 역감마 보정과 오차 확산 방식을 이용한 데이터 보정 과정은 영상 데이터를 선형 휘도 특성으로 변환하기 위한 역감마 보정과 역감마 보정에 의해 발생하는 저계조 휘도 감소 현상을 줄이기 위해 오차 확산 방식을 이용한 영상 데이터를 보정하는 단계이다. 영상 데이터 블록 인터리빙 과정은 가로열로 입력되는 프레임의 데이터를 입력순서에 맞추어 저장한 후, 세로열에 해당하는 데이터만을 읽어내는 단계이다. 데이터 시리얼 출력 과정은 고속으로 회전하는 LED Bar에 표출해야 할 데이터를 전송하기 위해서 회전 위치에 해당하는 병렬 데이터를 시리얼로 변환하여 LED Driver IC에 전송하는 단계이다. 제안된 FPGA 설계 기법의 정확성을 평가하기 위해서 FPGA는 Xilinx 사의 Spartan 6 계열의 XC6SLX45-FG484를 사용하였고 설계 툴은 ISE 14.5를 사용하였다. 역감마 및 오차확산 보정작업에 대한 정확한 동작, 블록 메모리 인터리빙 동작, 영상 데이터의 시리얼화 동작 등에 대하여 목표로 한 설정값과 시뮬레이션 결과값이 일치함을 확인 할 수 있었다.

• 조명전기설비학회논문지
• /
• 제23권10호
• /
• pp.7-13
• /
• 2009

본 논문에서는 편광 빔 분배기와 광섬유 결합기를 이용하여, 입력 편광에 무관한 반사형 및 투과형 인터리빙 필터로 동작할 수 있는 다파장 스위칭 가능한 광섬유 인터리빙 필터를 제안한다. 제안된 필터는 50:50 광섬유 결합기, 편광 유지 광섬유, 그리고 2개의 1/4 파장판으로 구성되는 Sagnac 복굴절 필터의 출력 양단을 편광 빔 분배기의 출력 양단과 연결함으로써 구성하였다. 제작된 필터는 반사형 및 투과형 모두 0.8[nm]의 채널 간격을 가지는 것으로 측정되었으며, 필터 내부의 1/4 파장판의 방위각을 조절함으로써 0.4[nm]의 스위칭 변위를 갖는 인터리빙 동작이 가능하였다. 또한, 필터의 채널 고립도는 반사형과 투과형에서 각각 ~3[dB]와 > 18[dB]로 측정되었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2020년도 전력전자학술대회
• /
• pp.447-448
• /
• 2020

3-Level Boost Converter(TLB)의 병렬 연결 시, 배터리 및 커패시터의 맥동 전류 저감을 위하여 인터리빙 동작이 요구된다. 그러나 기존의 TLB 병렬모듈은 인터리빙 운전이 불가능하다. 본 논문에서는 TLB 병렬모듈의 인터리빙 운전이 가능한 회로의 동작을 기술하고, 커패시터 중성점 연결 시 맥동 전류저감 효과를 분석한다.

• 한국항공우주학회지
• /
• 제49권7호
• /
• pp.581-588
• /
• 2021

본 논문은 전투기 레이다 공대공, 공대지 동시 운용 모드에서의 빔 스케줄링 방법을 다룬다. 양질의 전장 상황 인식을 위해 임무들의 우선순위와 더불어 공대공, 공대지 탐색 임무가 교차로 수행되어야 한다는 요구조건을 정립하였다. 그리고 이를 만족하기 위해 WMDD를 개선한 실시간 휴리스틱 빔 스케줄링 방법을 제안한다. 제안된 스케줄링 방법은 실제 레이다 임무 처리 메커니즘 및 측정 모델이 구현된 시뮬레이션 환경에서 비교 분석하였으며 임무 지연시간 관점에서의 성능 향상을 확인하였다.

• 정보처리학회논문지A
• /
• 제18A권4호
• /
• pp.135-142
• /
• 2011

본 연구는 플래시 메모리 기반의 고성능 SSD (Solid State Disk) 구조를 위하여 디스크 참조 특성에 적응적으로 구동하는 효율적인 버퍼 구조와 구동 기법을 설계한다. 기존 SSD는 삭제동작 횟수의 제약은 물론 읽기와 쓰기 동작에 대하여 비대칭적인 성능을 보이는 특징을 갖고 있다. 이러한 삭제동작 횟수와 쓰기 동작의 지연시간을 최소화 하기 위해서는 다중 플래시 메모리 칩들에 대해 쓰기 동작은 병렬적으로 수행하는 정도를 최대화하여 운영하여야 한다. 따라서 플래시 메모리 칩들에 대한 인터리빙 레벨 (interleaving level)을 최대화 하기 위하여, 본 논문에서는 혼합 위치 사상 기법 (hybrid address mapping)과 슈퍼 블록 (super-block) 기반의 SSD 구조에 대하여 성능 증대와 증가된 장치 수명을 제공하기 위한 효율적 버퍼 구조를 제안한다. 제안한 버퍼구조는 응용 수행특성을 기반으로 최적의 임의/순차쓰기를 구분하며, 수행 성능에 중요한 순차쓰기 정도의 크기를 증대시키는 동적 융합 방법, 구동되는 버퍼구조와 사상 테이블의 효율적인 관리 구조를 설계하였으며, 이를 통해 기존의 단순한 버퍼 운영기법에 비하여 35%의 성능향상을 제공한다.