• 디지털산업정보학회논문지
• /
• 제11권3호
• /
• pp.31-43
• /
• 2015

In this paper, we discuss a code generation technique for custom transport triggered architecture (TTA) from a high-level language structure. This methodology is implemented by using TTA-based Co-design Environment (TCE) tool. The results show how the scheduler exploits instruction level parallelism in the custom target architecture and source program. Thus, the scheduler generates parallel TTA instructions using lower cycle counts than the sequential scheduling algorithm. Moreover, we take Tensilica tool to make a comparison with TCE. Because of the efficiency of TTA, TCE takes less execution cycles compared to Tensilica configurations. Finally, this paper shows that it requires only 7 cycles to generate the parallel TTA instruction set for implementing Cyclic Redundancy Check (CRC) applications as an input design, and presents the code generation technique to move complexity from the processor software to hardware architecture. This method can be applicable lots of channel Codecs like CRC and source Codecs like High Efficiency Video Coding (HEVC).

• 한국정보처리학회논문지
• /
• 제4권6호
• /
• pp.1481-1494
• /
• 1997

실시간 시스템에서 시간적 제약의 불이행의 커다란 손실을 가져오며, 이를 위한 동적 스케쥴링은 유연성을 제공하는 대신 스케쥴링 오버헤드와 분석작업의 복잡성으로 인하여 스케쥴성을 예측하기 어려움이 있다. 반면, 정적 스케쥴링은 수행 중 오버헤드가 없으므로 정확한 시간을 예측할 수 있는 장점이 있다. 따라서 명령어 수준의 정적 스케쥴링과 시간 분석을 통하여 시스템의 시간적 정확도를 보장할 수 있다. 본 논문에서는 확정된 시간 분석을 위하여 befor와 after의 시간 제약을 고급 언어에 표현하고 이를 근거로 시간적 분석에 기반을 둔 컴파일러의 명령어 수준의 스케쥴링 알고리즘을 제안하였다. 이 스케쥴링의 특징은 명령어 수준의 스케쥴링을 위한 도메인이 지나치게 과대하므로 향상된 적합 유전자 알고리즘을 적용한 것이다.

• 한국통신학회논문지
• /
• 제28권6B호
• /
• pp.544-552
• /
• 2003

본 논문에서는 단일 채널에서 동작하는 무선인식 시스템에서 다수의 트랜스폰더가 접근할 때 데이터 충돌을 방지 할 수 있는 명령 코드 충족 알고리즘을 제안하였다. 기존에 사용되고 있는 시간 영역 방법에서는 무조건 충돌을 발생시키지만, 명령 코드 충족 알고리즘은 명령 코드를 충족해야만 데이터를 송신할 수 있게 구현함으로써 데이터 충돌을 방지하였다. 만약 트랜스폰더에서 데이터를 송신하는 중 또 다른 트랜스폰더가 데이터를 송신한다 면 인식거리의 차이에 의해서 데이터 도착속도가 틀려짐을 이용하여 원하는 데이터만 수신할 수 있게 하였다. 제안된 명령 코드 충족 알고리즘을 적용하기 위하여 13.56MHz대역의 무선인식 시스템을 제작하여 1비트 데이터 전송 시간인 14$\mu\textrm{s}$ 차이를 확보함으로써 데이터 충돌 방지하고 그로인한 데이터 손실이 방지됨을 실험을 통하여 입증하였다.

• 컴퓨터교육학회논문지
• /
• 제7권6호
• /
• pp.27-35
• /
• 2004

자료구조 및 알고리즘 분야는 컴퓨터 프로그래밍 교육의 기반이 되는 과목이다. 그러나 교육방법이 헌재의 추세인 비주얼 프로그래밍과 윈도우 프로그래밍 방법을 따라가지 못하여 학생들의 흥미를 유발하지 못하고 있다. 정렬 프로그래밍도 다른 자료 구조와 상황은 마찬가지이다. 이러한 문제점을 해결하기 위하여 본 논문에서는 교육자가 효과적으로 정렬 알고리즘을 교육할 수 있는 VTSPI (Visualization Tool for Sorting Programming Instruction)를 개발하였다. 뿐만 아니라 VTSPI는 비주얼 프로그래밍에 기반을 둔 소프트웨어 컴포넌트이기 때문에 학생들이 쉽게 프로그래밍할 수 있고, 자신의 프로그램을 이해할 수 있고, 디버깅을 쉽게 할 수 있게 해준다.

• 대한전자공학회논문지
• /
• 제27권8호
• /
• pp.1221-1230
• /
• 1990

This paper presents a code generation method and an effective handling algorithm of ingeger constant multiplication for RISC machines in compiler design. As RISC Architectures usually use faster and more simply formed instructions than CISC's and most RISC processors do not have an integer multiplication instruction, it is required an effective algorithm to process integer multiplication. For the proposed code generator, Portable C Compiler(PCC) is redesigned to be suitable for an RISC machine, and composed an addition chain is built up to allow fast execution of constant multiplication, a part of integer one whicch appears very frequency in code generation phase.

• 한국정보처리학회논문지
• /
• 제7권2호
• /
• pp.520-528
• /
• 2000

마이크로 프로세서의 동작 속도가 빨라지면서 메모리의 데이터 전송 폭이 시스템 성능을 제한하는 중요 인자로 대두되면서 코드 밀도가 높은 컴퓨터 구조에 대한 연구의 필요성이 증대되고 있다. 본 논문에서는 코드 밀도가 높은 32비트 마이크로 프로세서 구조로 16비트와 32비트 2종류 길이의 명령어를 가지는 가칭 2가지 길이 명령어 세트 컴퓨터(Bi-length Instruction Set Computer : BISC)를 제안한다. 32비트 BISC는 16개의 범용 레지스타를 가지며, 오프셋과 상수 오퍼랜드의 길이에 따라서 2종류의 명령어를 가진다. 제안한 32비트 BISC는 FPGA로 구현하여 1.8432MHz에서 모든 기능이 정상적으로 동작하는 것을 확인하였고, 크로스 어셈블러와 크로스 C/C++ 컴파일러 및 명령어 시뮬레이터를 설계하고 동작을 검증하였다. BISC의 코드 밀도는 기존 RISC의 130~220%, 기존 CISC의 130~140%로 높은 장점을 가진다. 따라서 데이터 전송 폭을 적게 요구하므로 차세대 컴퓨터 구조로 적합하고, 프로그램 메모리 크기가 작아지므로 실장 제어용 마이크로 프로세서에 적합하기 때문에 폭 넓은 활용이 기대된다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제2권3호
• /
• pp.111-116
• /
• 2013

공정 기술의 발전으로 인해 내장형 시스템에서 소프트 에러 발생 비율이 크게 증가하고 있다. 고성능, 저전력을 특징으로 하는 VLIW 아키텍처가 내장형 시스템에 널리 사용되어 왔는데, 이러한 VLIW 아키텍처에서 명령어 복제를 통해 소프트 에러를 감지하여 신뢰도를 높이고자 하는 연구가 진행되어 왔다. 하지만 기존 연구는 대부분의 상용 VLIW 아키텍처가 코드 크기 감소를 위해 사용하는 VLES 를 고려하지 않고 이루어졌다. 명령어 복제를 통한 신뢰도 향상을 위한 연구가 실용성 및 적용성을 갖추기 위해서는 VLES 를 지원하는 VLIW 아키텍처에 대해 이루어져야 한다. 이에 본 논문에서는 VLES 를 지원하는 VLIW 아키텍처에서 명령어 복제를 위해 필요한 설계 방법을 논하고 이에 따른 실험 결과를 제시하였다. 실험 결과 VLES 를 지원하지 않을 경우에 비해 약 4% 정도의 추가적인 하드웨어 비용을 들여 평균 64% 정도에 달하는 코드 크기 감소 효과를 얻을 수 있었고, 또한 실행 시간에는 추가적인 손실이 발생하지 않음을 알 수 있었다.

• 한국과학교육학회지
• /
• 제29권1호
• /
• pp.116-136
• /
• 2009

학교 과학 수업은 그 실행 과정에서 이루어지는 수업 주체 상호간의 의사소통의 내용, 구조, 기능의 차이가 존재하기 때문에 과학 수업에 대한 이해를 위해서는 교수법적 실천 양태의 차이를 명료화하고, 수업의 사회적 상황을 구조적으로 기술하는 것이 필요하다. 과학 수업의 이러한 특징은 과학 수업의 언어에 대한 심층적인 분석을 통해 이해할 수 있다. 이를 위한 대안으로 이 연구에서는 Bernstein의 코드 이론을 도입하여 광물 단원에 대한 중학교 과학 수업 사례에 대하여 수업 담화 언어 코드를 분석하였다. 연구 사례의 수업 담화 장면 별로 담화의 맥락 및 담화 참여자에 대한 권력 관계를 나타내는 범주구분의 정도와, 담화 주체간의 위계적 관계 및 담화 주도에 대한 통제 수준에 다른 범주구성의 정도를 파악하여 담화 언어 코드를 규명하였다. 연구 결과, 광물 단원의 수업 담화 사례는 6가지 유형의 담화 언어 코드가 형성되어, 수업 담화의 측면에서 학생 중심 수업과 교사 중심 수업 사이에서 다양한 양상을 부이고 있었다. 담화 언어 코드이 변화 경향에 따라 과학수업 양태의 변화 양상은 '통제된 학생 중심성 유도 수업'에서 '지위적인 학생 중심성 허용 수업'으로, 그리고 '통제된 학생 참여 허용 수업'을 거쳐, '통제된 학생 중심성 촉진 수업'과 '학생 중심성 강화 수업'으로 다양하고 역동적인 과정을 보여주었다. 이를 통해 학생 중심성이 강화된 과학 수업을 위해서는 학생의 담화 주도가 보장되는 약한 담화적 통제와 담화 주체간의 약한 위계적 관계가 필요함을 알 수 있었다. 또한, 담화 언어 코드에 대한 교사의 자각이 구성주의 수업, 학생 중심 수업에 대한 교사의 지향과 맞물려 강화될 수 있다면, 학생 중심성이 강화된 수업의 실행이 가능해질 수 있음을 밝혔다.

• 기술사
• /
• 제33권4호
• /
• pp.53-58
• /
• 2000

Within 10years, it will be possible to integrate 10B transistors on a single chip microprocessor which wilt operate far beyond GHZ, and it will execute about 20-200 instructions per clock cycle from widely variable instruction streams leveraging SMT(Simultaneous Multithreading) technology . Also it will decouple the current legacy X86 binary compatibility by translation layer such as code morphing technology.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제37권11호
• /
• pp.851-858
• /
• 2010

대부분의 휴대기기는 보조 기억장치로 NAND flash 메모리를 사용하고 있다. 또한, firmware의 크기를 줄이고 NAND flash로부터 주기억장치로 로딩하는 시간을 줄이기 위해서 압축된 코드를 NAND flash에 저장한다. 특히, 압축된 코드는 매우 빠르게 해제가 되어야 demand paging 이 적용 가능하게 된다. 본 논문에서는 이를 위하여 새로운 사전식 압축 알고리즘을 제안한다. 이 압축방식은 기존의 LZ형식과는 다르게 현재 압축하고자 하는 명령어(instruction)가 참조된 명령어와 같지 않을 경우, 프로그램 코드의 명령어의 특성을 이용하여 두 명령어의 배타 논리합(exclusive or) 값을 저장하는 방식이다. 또한, 압축 해제 속도를 빠르게 하기 위해서, 비트 단위의 연산을 최소화한 압축형식을 제공한다. 실험결과 zlib과 비교해서 최대 5배의 압축해제 속도와 4%의 압축률 향상이 있었으며, 이와 같이 매우 빠른 압축해제 속도에 따라 부팅 (booting) 시간이 10~20% 단축되었다.