• 전자공학회논문지C
• /
• 제34C권9호
• /
• pp.1-9
• /
• 1997

Novel class A CMOS second-generation current conveyors (CCII) using 0.6.mu.m n-well standard CMOS process for high-frequency current-mode signal processing were developed. The CCII consists of a regulated current-cell for the voltage input and a cascode current mirror for the current output. In this architecture, the two input stages are coupled by current mirrors to reduce the current input impedance. Measurements of the fabricated cCII show that the current input impedance is 308 .ohm. and the 3-dB cutoff frequency when used as a voltage amplifier extends beyond 10MHz. The linear dynamic ranges of voltage and current are from -0.5V to 1.5V and from -100.mu.A to +120.mu.A for supply voltage V$\_$DD/ = -V$\_$SS/=2.5V, respectively. The power dissipation is 2 mW and the active chip area is 0.2 * 0.2 [mm$\^$2/].

• KIEE International Transactions on Power Engineering
• /
• 제3A권3호
• /
• pp.139-147
• /
• 2003

The paper presents a novel approach of constructing the state matrix of the multi-machine power system for SSR (subsynchronous resonance) analysis using the linearized equations of individual devices including electrical transmission network dynamics. The machine models in the local d-q reference frame are integrated with the network models in the common R-I reference frame by simply transforming their output equations into the R-I frame where the transformed output is used as the input to the network dynamics or vice versa. The salient feature of the formulation is that it allows for modular construction of various component models without rearranging the overall state space formulation. This universal SSR small signal stability program provides a flexible tool for systematic analyses of SSR small-signal stability impacts of both conventional devices such as generation systems and novel devices such as power electronic apparatus and their controllers. The paper also presents its application results to IEEE benchmark models.

• 융합신호처리학회논문지
• /
• 제2권2호
• /
• pp.28-38
• /
• 2001

교통정보는 크게 지점정보와 공간정보로 나눌 수 있다. 지점정보는 한 지점에서의 차량의 유무 판정을 통해 얻을 수 있는 정보이며, 공간정보는 일정 공간을 관찰해야만 얻을 수 있는 고급 교통정보이다. 영상처리를 이용해 공간정보를 측정하기 위해서는 차량의 전역 추적을 필요로 하는데 전역 추적에 기반한 영상검지기는 비디오 입력, 차량 탐지, 차량 추적, 교통정보 측정의 네 부분으로 나눌 수 있다. 기존의 연구들은 비디오 입력시 자동 아이리스를 사용하여 급격한 밝기변화에 대응치 못하는 단점이 있고 차량 탐지시 기존의 배경생성 방법들은 정체가 심한 교차로에서 매우 좋지 않은 결과를 보인다. 또한 대부분의 연구에서 교통정보 측정을 지점 정보로만 국한하였다. 본 연구에서는 자동 아이리스의 단점 개선을 위해 사용자 제어 아이리스 방법을 제안하였고, 복잡한 교차로에서도 배경생성을 견고히 할 수 있는 장면차이 기반 배경생성 방법을 제안하였다. 또한 통행량/시간/속도는 물론 대기행렬 길이, 회전/직진 교통류의 공간 교통정보를 측정하는 방법을 제안하였고 실제 실험을 해 본 결과 95%∼100%의 정확도를 보였다.

• 한국광학회지
• /
• 제23권1호
• /
• pp.6-11
• /
• 2012

256개의 ONU를 수용하며 50 km 전송거리를 갖는 차세대 시분할 수동광망(TDM-PON) 링크에 링크 확장기로 반도체 광증폭기가 적용되었다. 이 광증폭기의 이득은 25dB 였고 입력신호 변화에 따른 이득 자동조정장치는 사용되지 않았다. 상향 링크의 전체 광세기 범위는 58 dB 였고, 광증폭기로의 입력신호가 -30 dBm인 조건에서 링크의 $10^{-9}$ BER을 위한 수신감도는 -25 dBm였다. 그 입력세기가 -10 dBm인 경우 버스트 신호에 의한 증폭기의 이득 과도응답에 의한 초과펄스왜곡은 45% 였고 이로 인한 신호성능의 악화는 $10^{-12}$ BER 에서 1.55 dB의 페널티를 발생시켰다. 그러나 -15 dBm 이하의 입력조건에서는 페널티는 무시할 수준으로 급격히 낮아져서, 링크의 다이나믹 범위가 최소한 -15 dBm 까지는 보장되었다. 이 같이 측정된 입력신호의 다이나믹 범위는 50 km이상 장거리 그리고 수백개 이상의 다수가입자를 지원하는 차세대 수동광망에서 링크 확장기로 광증폭기가 사용되더라도 광증폭기 이득 자동조정장치를 사용하는 것이 필수적이지 않음을 의미한다.

• 한국정보통신학회논문지
• /
• 제14권9호
• /
• pp.2164-2170
• /
• 2010

Digital radio frequency memory (이하 DRFM)은 입력되는 RF신호를 저장 후 필요한 시점에 입력된 RF신호로 복원하여 출력하는 기능을 가진 장치로써 Jammer, EW시뮬레이터, Target Echo Generator[1] 등 사용되는 분야가 광범위하다. 본 논문에서는 고주파 입/출력모듈, 국부 발진모듈로 구성된 고주파부와 디지털 처리부로 이루어진 DRFM의 하드웨어적 구현 방안을 제안한다. 그리고 펄스형태의 RF신호를 양자화하는 ADC(A/D conversion), 이 데이터를 저장하고 재생신호를 생산하는 FPGA와 RF 신호를 생산하는 DAC(D/A conversion)로 구성되는 디지털 처리부에서 복제된 신호 생성방안을 제안한다. 이렇게 제안된 방안을 적용하여 제작한 후 모의 신호를 입력하여 얻은 시험결과를 통하여 이 제안방안의 타당성을 확인한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 V
• /
• pp.2835-2838
• /
• 2003

We study the characteristics of oscillating in non-autonomous condition and the conducted noise generation in a RL-photocoupler circuit. This circuit may be shown a period-doubling and a chaos dynamics under any specific conditions of input circuit. But, the relationship between input signals and output signals is different according to the amplitude of driving input voltage. Then, the oscillation noise was analyzed with respect to both the frequency and the amplitude of an external ac signal and do values. The results show that the noise-induced oscillations for falling and rising cycles induced by kick-back effect in an inductor, nonlinear capacitance, nonlinear resistance and charge storage time in a diode and an LED. We also compared the simulation with the experimental results.

• Journal of information and communication convergence engineering
• /
• 제6권3호
• /
• pp.353-357
• /
• 2008

One objective in developing the next generation of wireless communication systems is to increase data rates and reliability. A promising way to achieve this is to combine multiple-input and multiple-output signal processing with a space-time coding scheme, which offers higher coding and diversity gains and improves the spectrum efficiency and reliability of a wireless communication system. It is noted, however, that time delay differences and phase differences among different channels increase symbol interference and degrade system performance. In this letter, we investigate phase differences and their effects on multiple-input and multiple-output systems, and propose a compensation algorithm for the Rayleigh fading model to minimize their effects.

• ETRI Journal
• /
• 제28권5호
• /
• pp.680-683
• /
• 2006

One objective in developing the next generation of wireless communication systems is to increase data rates and reliability. A promising way to achieve this is to combine multiple-input and multiple-output signal processing with a space-time coding scheme, which offers higher coding and diversity gains and improves the spectrum efficiency and reliability of a wireless communication system. It is noted, however, that time delay differences and phase differences among different channels increase symbol interference and degrade system performance. In this letter, we investigate phase differences and their effects on multiple-input and multiple-output systems, and propose a compensation algorithm for the Rayleigh fading model to minimize their effects.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권6호
• /
• pp.756-764
• /
• 2002

SoC 설계의 검증 비용이 전체 설계 비용의 70%를 차지한다. 이런 검증을 위한 노력과 시간을 줄이기 위해서는 SOC 설계 검증 수준을 시그널 수준 또는 사이클 수준에서 트랜잭션 수준으로 높여야 할 필요성이 있으며, 또한 그렇게 하는 것이 바람직하다. 이 논문에서는 인터페이스 신호를 모니터하고, 트랜잭션의 수행을 로그 파일에 기록하고, 트랜잭션 오류를 보고하는 트랜잭션 모니터 모듈의 생성 방법에 대해 기술한다. 인터페이스 프로토콜에 대한 기술을 입력으로 모니터 모듈을 생성한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.359-362
• /
• 2000

In this paper, we propose a test pattern generation algorithm on the basis of the identification of undetectable faults for Speed-Independent(SI) asynchronous control circuits. The proposed methodology generates tests from the specification of a target circuit, which describes the behavior of the circuit in the form of Signal Transition Graph (STG). The proposed identification method uses only topological information of a target circuit and reachability information of a fault-free circuit, which is generated in the form of Binary Decision Diagram(BDD) during pre-processing. Experimental results show that high fault coverage over single input stuck-at fault model is obtained for several synthesized SI circuits and the use of the identification process as a preprocessing decreases execution time of the proposed test generation with negligible costs.