• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.37-42
• /
• 2008

H.264/AVC 복호기에서는 인트라 예측기 뿐만 아니라 움직임 보상기, 디블럭킹 필터 등 각 IP들이 복호화를 위한 참조 영상 값들을 필요로 한다. 이들 IP들은 참조 영상을 읽어들이기 위하여 외부 메모리에 빈번하게 접근하는데, 이때문에 시스템 동작 속도도 낮아지고 전력 소모도 증가한다. 본 논문에서는 공통적이고 반복적인 블록의 재사용을 통하여 연산량을 줄이고 전력 소모 및 메모리 대역폭을 최소화하도록 외부 메모리를 사용하지 않는 움직임 보상기와 연계한 인트라 예측기를 제안하였다. 제안된 인트라 예측기는 기존에 비해 $45%\;{\sim}\;75%$ 가량 사이클 수를 감소시켰다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제13권3호
• /
• pp.153-164
• /
• 2007

다자간 분산 협업 시스템인 Access Grid (AG)는 원격지에 존재하는 다수의 사용자들 사이에 멀티미디어 정보를 효율적으로 주고받기 위해 IP 멀티캐스트를 활용한다. 하지만 아직까지 많은 네트워크들이 IP 멀티캐스트를 지원하지 않고 있어, AG 기반의 원격 협업 환경을 실제 활용하는 데 어려움을 겪고 있다. 이러한 IP 멀티캐스트 연결성에 대한 해결책으로 AG 커뮤니티에서는 IP 멀티캐스트 네트워크 내에 릴레이 서버를 두고 이 서버와 UDP 연결을 통해 멀티캐스트 데이타를 전달받는 형태의 멀티캐스트 브리지를 활용하고 있다. 하지만 멀티캐스트 브리지는 각각의 유니캐스트 피어에게 동일한 데이타를 중복해서 전송하기 때문에, 시스템과 네트워크 활용 측면에서 문제를 가지고 있다. 본 논문에서는 AG의 IP 멀티캐스트 연결성 문제에 대한 대안으로 UMTP(UDP multicast tunneling protocol)에 기반한 멀티캐스트 연결성 솔루션을 제안한다. UMTP는 응용 계층의 멀티캐스트 터널링 프로토콜로, 멀티캐스트 네트워크에 존재하는 노드와 멀티캐스트가 불가능한 네트워크에 존재하는 노드를 UDP 터널을 이용해 연결하고, 멀티캐스트 데이타를 캡슐화 하여 전달, 상호 간에 멀티캐스트 연결성을 제공한다. UMTP의 장점들을 취하여 제안된 솔루션은 시스템과 네트워크 활용에 효율성을 높이고, 또한 방화벽 환경에 적용 가능하도록 설계되었다. 본 논문에서는 이러한 설계를 기반으로 AG에 활용 가능한 멀티캐스트 연결성 솔루션인 AG Connector를 구현, 검증한 결과를 보인다.

• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.9-18
• /
• 2005

본 논문은 OCP(Open Core Protocol)에 호환되는 파이프라인 구조를 가진 시스템 버스와 MPEG 시스템에 적합한 메모리 버스로 구성된 계층 구조를 가지는 새로운 동기 세그먼트 버스를 제안한다. 이 구조는 MPEG 시스템의 모바일 제품에 사용되는 영상 데이터 처리를 위한 메모리 인터페이스에 기반을 둔 버스 구조와 멀티 마스터와 멀티 슬레이브를 사용하여 고성능의 다중 처리를 위한 양방향 다중 버스 구조(hi-direction multiple bus architecture)를 가진다. 효율적인 데이터 처리를 위하여 파이프라인 스테이지와 결합된 마스터와 슬레이브의 주소번지가 latency를 결정하며, 시스템의 특성에 따라서 각각의 IP 코어를 배치하였다. 제안된 버스는 저전력 구현을 위하여 세그먼트 버스 구조를 가지고, 멀티미디어 SoC 시스템의 성능 저하 없이 다중 작업이 가능한 구조를 가지며 확장이 가능하다. 제안된 버스 구조는 AMBA와 비교하였을 때 bandwidth는 3.7배 증가하였고 latency는 0.25배 감소하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.869-872
• /
• 2005

In this paper we present a switch wrapper for an AMBA AXI, which is an efficient on-chip-network interface compared to bus-based interfaces in a multiprocessor SoC. The AXI uses an idea of NoC to provide the increasing demands on communication bandwidth within a single chip. A switch wrapper for AXI is located between a interconnection network and two IPs connecting them together. It carries out a mode of routing to interconnection network and executes protocol conversions to provide compatibility in IP reuse. A switch wrapper consists of a direct router, AHB-AXI converters, interface modules and a controller modules. We propose the design of a all-in-one type switch wrapper.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1304-1307
• /
• 2002

In this paper, we describe the structure and the test results of a Bluetooth baseband module we have developed. The module has a distributed buffer, i.e. FIFO, for data stream. Bus interface of the module is designed on the basis of interface of microprocessor widely used and the external interface is designed to consider chips connected directly. Since the module performs as many hardware efficient tasks as possible, processing load of microprocessor is very small. It can also be controlled either by software or by hardware for flexibility. The fully synthesizable baseband module was fabricated in a $0.25\mu\textrm{m}$ CMOS technology occupying $2.79\times2.8{\textrm{mm}^2}$ area. And an FPGA implementation of this module is tested for file and bit-stream transfers between PCs.

• Journal of information and communication convergence engineering
• /
• 제2권2호
• /
• pp.106-109
• /
• 2004

This study designs a load balancer via direct routing that share a virtual service on a single IP address in the Linux system and suggests an efficient load balancing method to improve transmission speed in the web server cluster environment. It will increase performance and scalability with fast packet transfer and removing bottleneck problem by using TCP Splicing and Content-Aware Distributor method. This method is expected to be the noticeable technology that provides an important interface, which make application services for e-commerce effectively be applied to high-speed network infrastructure. At this time, it is required to study further on the optimum balancing method in the web server cluster environment so as to apply the hybrid (optimum load balancing method by software and hardware) method and improve the reuse of security cession based on high-speed TCP connections.

• 한국인터넷방송통신학회논문지
• /
• 제18권5호
• /
• pp.39-54
• /
• 2018

본 연구의 목적은 한류의 비즈니스 영역을 확장하는 것을 목적으로 한다. 선행연구 조사 결과, 2012년 '강남스타일'을 기점으로 산업에 대한 관심이 고조되나, 당시엔 유통망 확대가 주를 이룬다. 이에 연구자는 예술적, 경제적, 과학적, 기술적 창의성으로 구분된 '창의성 유형(Creativity type)' 모델을 토대로 한류산업을 문화산업에서 창의산업으로 확대해 "한류 자산의 생성과 활용을 바탕으로 부와 일자리를 창출할 잠재력을 보유하면서, 개인적 재능이 한류 가치 생산의 기원이 되는 산업"으로 조작적 정의한다. 이를 토대로 한류 자산 생성은 3위권에 있는 영화, 드라마, K팝에 대해, 한류 자산 활용은 화장품, 식음료, 의류산업에 대해, 개인적 재능은 새로운 한류 가치 생산의 기원이 되는 흥행 지적재산권(IP)인 웹툰IP에 대해 2013~2017년 동안 분석하였다. 그 결과, 한류 자산 생성에서 중국 쏠림 배경으로 토종 OTT 발달과 규제를 회피하려는 콘텐츠기업의 대안 찾기 등이, 한류 자산 활용에서 중국향 제품 개발 활성화와 K뷰티콘텐츠 등 유튜버를 통한 뷰티콘텐츠화로 선순환됨이 확인된다. 마지막으로 개인의 재능에서는 탄탄한 스토리로 더욱 짜임새 있게 된 웹툰 IP가 영화, 드라마 등의 새로운 한류 가치 생산의 기원이 됨이 확인된다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.30-35
• /
• 2009

본 논문에서는 3GPP (third generation partnership project) 릴리즈 7 고속 패킷 접속 에볼루션 규격에 포함된 기능 중 기지국 수용 능력 향상, 지연 시간 단축, 그리고 단말소비 전력 감소를 목적으로 새롭게 추가된 연속적인 패킷 연결 프로토콜의 유연한 설계 구조에 대한 것이다. 상기 프로토콜이 3GPP 고속 패킷 접속 규격 기준으로 새롭게 추가된 기능임에 착안하여, 기존 설계 및 검증된 고속 패킷 접속 플랫폼에서 최소한의 하드웨어 변경 및 추가만으로 상기 프로토콜이 구현되도록 고려하였다. 상기 제안된 연속적인 패킷 연결 프로토콜은 비연속적인 송/수신 모드 관련 신호 생성부와 기존 고속 패킷 접속 플랫폼과의 연동을 위한 인터페이스부로 구분된다. 마지막으로 제안된 연속적인 패킷 연결 프로토콜은 셀룰러 이동통신 분야에 적합하도록 규정화된 검증 단계에 따라 기존 고속 패킷 접속 FPGA 단말 모뎀 플랫폼 상에서 다양한 시나리오에 따라 검증되었다.

• 방송공학회논문지
• /
• 제16권2호
• /
• pp.293-304
• /
• 2011

본 논문에서는 H.264/AVC 인코더에서 가장 많은 연산 시간이 소요되는 움직임 추정(motion estimation, ME) 동작을 위한 하드웨어의 구조를 제안하고 IP(intellectual property) 형태로 구현하였다. 고속 움직임 추정기의 구조는 버퍼(buffer), PU 어레이(processing unit array), SAD 선택기(SAD selector), MV 생성기(motion vector generator) 등으로 구성되어 있다. PU 어레이는 16개의 PU로 구성되어 있고, 각각의 PU는 16개의 PE(processing element)로 이루어져 있다. 제안한 하드웨어의 동작적인 특징은 외부메모리 접근량을 줄이기 위해 현재와 참조프레임의 데이터를 재사용한다는 것과 SAD연산을 수행할 때 클록의 손실 없이 계산을 할 수 있다는 것이다. 구현한 고속 움직임 추정기는 Altera 사의 FPGA인 StatixIII EP3SE80F1152C2에서 3%의 자원을 사용하였고, 최대 동작주파수는 446.43MHz이었다. 따라서 구현한 하드웨어는 1080p 영상을 최대 50fps로 처리할 수 있다.

• 한국정보통신학회논문지
• /
• 제17권1호
• /
• pp.158-165
• /
• 2013

본 논문에서는 3.1-10.6GHz 초광대역 CMOS 저잡음 증폭기의 새로운 구조를 소개하였다. 제안된 초광대역 저잡음 증폭기는 입력 임피던스 정합에 RC 피드백과LC 필터회로를 사용하여 설계되었다. 이 설계에 전류 재사용 구조는 전력소비를 줄이기 위해 채택되었으며, 인덕터 피킹 기법은 대역폭을 확장하기 위하여 적용되었다. 이 초광대역 저잡음 증폭기의 특성을 $0.18-{\mu}m$ CMOS 공정기술로 시뮬레이션을 수행한 결과는 3.1-10.6GHz 대역 내에서 전력이득은 14-14.9dB, 입력정합은 -10.8dB이하, 평탄도는 0.9dB, 잡음지수는 2.7-3.3dB인 것을 보여준다. 또한, 입력 IP3는 -5dBm이고, 소비전력은 12.5mW이다.