• 대한교통학회지
• /
• 제12권1호
• /
• pp.137-149
• /
• 1994

The objective of study is to evaluate the effect of speed control hump on traffic operation and accidents. Three sites were investigated for the change of traffic accidents before and after the hump installation. Vehicle speeds approaching the hump were also analyzed. The study revealed that not only the number of traffic accidents but also the accident severity were significantly reduced by the installation of hump. Further, different types of traffic accidents with lower severity were observed after the hump installation. For the effect of speed reduction by hump, it was found that the speeds observed at 15m upstream of hump were in the range of 36~50 percent of approaching speeds which were not affected by (ie, without) the hump. Economic analysis of hump installation showed the benefit-cost ratio of 4.3 and 11.2 at two sites. Further analysis revealed that the benefit by the accident reduction exceeds the cost by speed reduction and installation capital if AADT is below 43,150 vehicles on two lane highways. It is recommended from the study that humps should be considered on two lane highways of high accident locations for excessive speeds to reduce traffic accidents and severity.

• 한국정보통신학회논문지
• /
• 제10권12호
• /
• pp.2258-2263
• /
• 2006

본 논문은 shallow trench isolation (STI) 공정에서 ILD (inter-layer dielectric) 막의 수분에 의해 야기되는 단 채널 (short-channel) nMOSFET의 hump 특성의 원인을 분석하고 억제 방법을 제안하였다. 다양한 게이트를 가지는 소자와 TDS-APIMS(Thermal Desorption System-Atmospheric Pressure Ionization Mass Spectrometry) 측정을 이용하여 hump 특성을 체계적으로 분석하였고, 분석을 바탕으로 단 채널 hump모델을 제안하였다. 제안된 모델에 의한 단 채널 nMOSFET의 hump 현상은 poly-Si 게이트 위의 ILD 막의 수분이 상부의 SiN 막에 의해 밖으로 확산되지 못하고 게이트와 STI의 경계면으로 확산하여 발생한 것이 며, 이를 개선하기 위해 상부의 SiN 막의 증착 전 열공정을 통해 ILD 막의 수분을 효과적으로 배출시킴으로써 hump 특성을 성공적으로 억제하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 영호남학술대회 논문집
• /
• pp.291-293
• /
• 2000

In 64M DRAM, sub-1/4m NMOSFETs with STI(Shallow Trench Isolation), anomalous hump phenomenon of subthreshold region, due to capped p-TEOS/SiN interlayer induced defect, is reported. The hump effect was significantly observed as channel length is reduced, which is completely different from previous reports. Channel Boron dopant redistribution due to the defect should be considered to improve hump characteristics besides consideration of STI comer shape and recess.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.319-319
• /
• 2012

현재 폭넓게 이용되고 있는 STI (Shallow Trench Isolation) 공정에서 active edge 부분에 발생하는 기생 transistor의 subthreshold hump 특성을 제어하는 연구가 활발히 이루어지고 있다. 일반적으로 STI 공정을 이용하는 MOSFET에서 active edge 부분의 얇게 형성된 gate oxide, sharp한 active edge 형성, STI gap-fill 공정 중에 생기는 channel dopant out-diffusion은 subthreshold hump 특성의 주된 요인이다. 이와 같은 문제점을 해결하기 위해 active edge rounding process와 channel dopant compensation의 implantation을 이용하여 subthresold hump 특성 개선을 연구하였다. 본 연구는 STI 공정에 필요한 wafer와 phosphorus를 함유한 wafer를 한 chamber 안에서 auto-doping하는 방법을 이용하여 subthresold hump 특성을 구현하였다. phosphorus를 함유한 wafer에서 빠져나온 phosphorus가 STI 공정중인 wafer로 침투하여, active edge 부분의 channel dopant인 boron 농도를 상대적으로 낮춰 active edge 부분의 가 감소하고 leakage current를 증가시킨다. transistor의 channel length, gate width이고, wafer#No가 클수록 phosphorous를 함유한 wafer까지의 거리는 가까워진다. wafer #01은 hump 특성이 없고, wafer#20은 에서 심한 subthreshold hump 특성을 보였다. channel length 고정, gate width를 ~으로 가변하여 width에 따른 영향을 실험하였다. active 부분에 대한 SCM image로 확인된 phosphorus에 의한 active edge 부분의 boron 농도 감소와 gate width vs curve에서 확인된 phosphorus에 의한 감소가 narrow width로 갈수록 커짐을 확인하였다.

• 한국정밀공학회지
• /
• 제18권5호
• /
• pp.112-119
• /
• 2001

A variety of input shaper has been proposed to reduce the residual vibration of flexible structures. Multi-hump input shaper is known to be robust for parameter variations. However, existing approach should solve the more complicated nonlinear simultaneous equations to improve the robustness of the input shaper with the additional constraints. In this paper, by proposing a graphical approach which uses convolution of shaper, the multi-hump convolution input shaper could be designed even if the constraints are added for further robustness. With a mass-damper-spring model, the better performance is obtained using the proposed new multi-hump convolution input shaper.

• Transactions on Electrical and Electronic Materials
• /
• 제13권1호
• /
• pp.47-49
• /
• 2012

In this paper, we investigated the anomalous hump in the bottom gate staggered a-IGZO TFTs. During the positive bias stress, a positive threshold voltage shift was observed in the transfer curve and an anomalous hump occurred as the stress time increased. The hump became more serious in higher gate bias stress while it was not observed under the negative bias stress. The analysis of constant gate bias stress indicated that the anomalous hump was influenced by the migration of positively charged mobile interstitial zinc ion towards the top side of the a-IGZO channel layer.

• 한국전기전자재료학회논문지
• /
• 제24권11호
• /
• pp.900-904
• /
• 2011

In this paper, we investigated an anomalous hump phenomenon under the positive bias stress in p-type LTPS TFTs. The devices with inferior electrical performance also show larger hump phenomenon. which can be explained by the sub-channel induced from trapped electrons under thinner gate oxide region. We can confirm that the devices with larger hump have larger interface trap density ($D_{it}$) and grain boundary trap density ($N_{trap}$) extracted by low-high frequency capacitance method and Levinson-Proano method, respectively. From the C-V with I-V transfer characteristics, the trapped electrons causing hump seem to be generated particularly from the S/D and gate overlapped region. Based on these analysis, the major cause of an anomalous hump phenomenon under the positive bias stress in p-type poly-Si TFTs is explained by the GIDL occurring in the S/D and gate overlapped region and the traps existing in the channel edge region where the gate oxide becomes thinner, which can be inferred by the fact that the magnitude of the hump is dependent on the average trap densities.

• 대한토목학회논문집
• /
• 제36권6호
• /
• pp.1075-1082
• /
• 2016

본 연구에서는 과속방지턱과 연속으로 설치된 고원식횡단보도의 적정 설치간격을 산정하기 위하여 최고속도제한이 30km/h로 운영되는 회전교차로의 접근부에서 과속방지턱과 고원식횡단보도 간 서로 다른 간격을 통과하는 차량의 속도를 조사하여 연속으로 설치된 과속방지턱과 고원식횡단보도가 차량의 주행속도에 미치는 영향을 분석하였고, 고원식횡단보도의 적정 설치높이에 대한 시뮬레이션에 다음과 같은 결론을 도출하였다. 첫째, 과속방지턱과 고원식횡단보도는 차량의 속도를 저감시키는 대표적인 교통정온화 기법으로 차량의 속도를 30km/h 이하로 제어하기 위한 과속방지턱과 고원식횡단보도의 적정 간격은 30m로 나타났다. 둘째, 고원식횡단보도를 통과하는 차량의 감속도를 비교한 결과 설치 간격이 65m 이상인 경우 과속방지턱과 고원식횡단보도의 효과가 없는 것으로 나타났다. 따라서 일정 구간의 차량 속도를 제어하기 위한 과속방지턱과 고원식횡단보도의 최대설치 간격은 65m 이내로 설치하는 것이 바람직하다. 셋째, 고원식횡단보도의 설치높이는 차량의 접근부 속도가 20km/h 이하일 때 6~8cm, 30km/h일 때 8~10cm, 30km/h 이상일 때 10cm의 설치가 가장 적정한 것으로 분석되었다. 넷째, 과속방지턱과 고원식횡단보도가 설치된 구간이어도 운전자의 학습효과, 교통상황 등에 의하여 속도감소 효과가 미미한 경우가 있으므로 과속방지턱, 시케인, 초커 등 여러 가지 교통정온화 기법을 동시에 적용할 경우 속도감소 효과가 더 클 것이라 판단된다. 따라서 보행자의 안전을 도모하기 위하여 차량의 속도를 저감시킬 목적으로 교통정온화 기법을 적용하는 경우 여러 가지 기법의 복합 적용을 고려하여야 할 것이다.

• Transactions on Electrical and Electronic Materials
• /
• 제3권3호
• /
• pp.18-20
• /
• 2002

In sub-l/4 ${\mu}{\textrm}{m}$ NMOSFET with STI (Shallow Trench Isolation), the anomalous hump phenomenon of subthreshold region, due to capped p-TEOS/SiN induced defect, is reported. The hump effect was significantly observed as channel length is reduced, which is completely different from previous reports. Channel boron dopant redistribution due to the defect should be considered to improve hump characteristics besides considerations of STI comer and recess. 130

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권5호
• /
• pp.522-529
• /
• 2013

In this paper, simple but very effective techniques to suppress subthreshold hump effect for high-voltage (HV) complementary metal-oxide-semiconductor (CMOS) technology are presented. Two methods are proposed to suppress subthreshold hump effect using a simple layout modification approach. First, the uniform gate oxide method is based on the concept of an H-shaped gate layout design. Second, the gate work function control method is accomplished by local ion implantation. For our experiments, $0.18{\mu}m$ 20 V class HV CMOS technology is applied for HV MOSFETs fabrication. From the measurements, both proposed methods are very effective for elimination of the inverse narrow width effect (INWE) as well as the subthreshold hump.