• 한국전자파학회논문지
• /
• 제17권11호
• /
• pp.1050-1057
• /
• 2006

본 논문은 주 신호에서 추출한 2차 고조파 신호를 극 함수 형태로 만들어 주 신호와 진폭 변조를 시키는 새로운 방식의 전치 왜곡 선형화기를 제안하였다. 이 선형화기는 2차 고조파 신호의 동 위상과 직각 위상 신호 결합으로 만들어진 극 함수 발생기와 주 경로의 진폭 변조기로 구성되어 있다. 극 함수 발생기 신호와 주 신호가 진폭 변조되어 .만들어진 전치 왜곡 3차 혼변조 신호는 전력 증폭기의 비선형 특성을 개선시킬 수 있으며, 셀룰라 기지국 송신 대역$(869{\sim}894MHz)$의 증폭기를 제작하여 증폭기 비선형 특성을 확인하였다. 반송파 2톤 신호를 인가하였을 때, 주파수 간격이 1 MHz에서 전력 증폭기의 3차 혼변조는 22.5 dB 이상 개선되었고, CDMA-IS95 1FA의 경우에는 이격 지점 885 kHz에서의 인접 채널 전력비(ACPR)는 8.4 dB 이상 개선됨을 확인하였다.

• 전자공학회논문지T
• /
• 제35T권3호
• /
• pp.128-133
• /
• 1998

본 논문은 클록 초기치 누적 방식의 직접 디지털 주파수 합성기를 이용한 변조기의 성능해석에 관하여 연구한 것이다. 기존에는 랜덤한 주파수 도약을 실현하기 위하여 PLL 방식이나 디지털 주파수 합성 방식이 사용되어 왔다. 븐 논문에서는 두 방식의 단점을 개선하기 위하여 클록 초기치 누적 방식의 DDFS를 이용한 변조기 시스템을 구성하여 순시적인 주파수 도약 상태와 위상제어의 가능성 등을 확인하였다. 실험 결과 합성된 출력 주파수는 주파수 Index에 따라 기준주파수에 정확히 정수배가 되며, 합성된 정현파형의 스펙트럼은 기본파와 여러 고조파의 크기가 50 [㏈] 이상의 차이가 남으로서 고조파 성분들이 상당히 감소되었고, PN 코드를 사용한 순시적인 주파수 도약 상태는 스위칭 시간이 빠르기 때문에 주파수 도약 특성이 뛰어남을 알 수 있었다. 또한, 누산기의 set/reset상태변화에 따라 위상이 변한다는 사실도 입증하였다.

• Journal of the Optical Society of Korea
• /
• 제2권1호
• /
• pp.9-12
• /
• 1998

Rational harmonic mode-locking of an Er-doped fiber ring laser has been successfully demonstrated up to the 16-th harmonic, of the RF frequency applied to the electro-optic modulator. This is the highest harmonic reported so far to our knowledge.

• Journal of Power Electronics
• /
• 제14권3호
• /
• pp.488-498
• /
• 2014

This paper presents an implementation of selective harmonic elimination (SHE) modulation for a single-phase 13-level transistor-clamped H-bridge (TCHB) based cascaded multilevel inverter. To determine the optimum switching angle of the SHE equations, the Newton-Raphson method is used in solving the transcendental equation describing the fundamental and harmonic components. The proposed SHE scheme used the relationship between the angles and a sinusoidal reference waveform based on voltage-angle equal criteria. The proposed SHE scheme is evaluated through simulation and experimental results. The digital modulator based-SHE scheme using a field-programmable gate array (FPGA) is described and has been implemented on an Altera DE2 board. The proposed SHE is efficient in eliminating the $3^{rd}$, $5^{th}$, $7^{th}$, $9^{th}$ and $11^{th}$ order harmonics, which validates the analytical results. From the results, it can be seen that the adopted 13-level inverter produces a higher quality with a better harmonic profile and sinusoidal shape of the stepped output waveform.

• 한국정보통신학회논문지
• /
• 제14권1호
• /
• pp.197-204
• /
• 2010

본 논문은 저 전압 및 저 왜곡 스위치형 커패시터 (switched-capacitor, SC)를 적용한 새로운 형태의 몸체효과 보상형 스위치 구조를 제안한다. 제안된 회로는 저 전압 SC회로를 위해서 rail-to-rail 스위칭을 허용하며, 기존의 부트스트랩 된 회로 (19dB)보다 더 우수한 총 고조파 왜곡을 가진다. 설계된 2-1 캐스케이드 시그마 델타 변조기는 통신 송수신 시스템내의 오디오 코덱을 위한 고해상도 아날로그-디지털변환을 수행한다. 1단 폴드형 캐스코드 연산증폭기 및 2-1 캐스케이드 시그마 델타 변조기는 0.25 마이크론 이중 폴리 3-금속 표준 CMOS 공정으로 제작되었으며, 2.7V에서 동작한다. 연산증폭기의 1% 정착시간은 16 pF의 부하 용량에 대해 560ns를 보였다. 제작된 시그마 델타 변조기에 대한 검사는 비트 스트림 검사 및 아날로그 분석기를 이용하여 수행 되었다. 다이크기는 $1.9{\times}1.5\;mm^2$였다.

• Journal of electromagnetic engineering and science
• /
• 제14권1호
• /
• pp.1-8
• /
• 2014

A differential-cascode CMOS power amplifier (PA) with a supply modulator for envelope tracking (ET) has been implemented by 0.18 ${\mu}m$ RF CMOS technology. The loss at the output is minimized by implementing the output transformer on a FR-4 printed circuit board (PCB). The CMOS PA utilizes the $2^{nd}$ harmonic short at the input to enhance the linearity. The measurement was done by the 10MHz bandwidth 16QAM 6.88 dB peak-to-average power ratio long-term evolution (LTE) signal at 1.85 GHz. The ET operation of the CMOS PA with the supply modulator enhances the power-added efficiency (PAE) by 2.5, to 10% over the stand-alone CMOS PA for the LTE signal. The ET PA achieves a PAE of 36.5% and an $ACLR_{E-UTRA}$ of -32.7 dBc at an average output power of 27 dBm.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.906-909
• /
• 2006

본 논문은 저 전압 및 저 왜곡 스위치형 커패시터 (switched-capacitor, SC)를 적용한 새로운 형태의 몸체효과 보상형 스위치 구조를 제안한다 제안된 회로는 저 전압 SC 회로를 위해서 rail-to-rail 스위칭을 허용하며 기존의 부트스트랩된 회로 (19dB) 보다 더 우수한 총 고조파 왜곡을 가진다. 설계된 2-1 캐스케이드 시그마 델타 변조기는 통신 송수신시스템내의 오디오 코덱을 위한 고해상도 아날로그-디지털변환을 수행한다. 1단 폴드형 캐스코드 연산증폭기 및 2-1 캐스케이드 시그마 델타 변조기는 0.25 마이크론 이중 폴리 3-금속 표준 CMOS 공정으로 제작되었으며, 2.7V에서 동작한다.

• Journal of electromagnetic engineering and science
• /
• 제15권2호
• /
• pp.63-75
• /
• 2015

The CMOS power amplifier (PA) is a promising solution for highly-integrated transmitters in a single chip. However, the implementation of PAs using the CMOS process is a major challenge because of the inferior characteristics of CMOS devices. This paper focuses on improvements to the efficiency and linearity of CMOS PAs for modern wireless communication systems incorporating high peak-to-average ratio signals. Additionally, an envelope tracking supply modulator is applied to the CMOS PA for further performance improvement. The first approach is enhancing the efficiency by waveform engineering. In the second approach, linearization using adaptive bias circuit and harmonic control for wideband signals is performed. In the third approach, a CMOS PA with dynamic auxiliary circuits is employed in an optimized envelope tracking (ET) operation. Using the proposed techniques, a fully integrated CMOS ET PA achieves competitive performance, suitable for employment in a real system.

• 한국전자파학회논문지
• /
• 제17권1호
• /
• pp.67-73
• /
• 2006

본 논문에서는 고조파 발생기의 짝수 고조파 성분을 이용하여 전력 증폭기의 3차와 5차 혼변조 왜곡 신호를 개별적으로 개선할 수 있는 전치 왜곡 선형화기를 제안하였다. 제안된 선형화기의 고조파 발생기는 2차와 4차 고조파 성분을 추출할 수 있는 소 신호 증폭기로 구성되어 있으며, 또 2차와 4차 고조파 성분들은 벡터 모듈레이터에서 주 신호와 진폭 변조되어 3차와 5차 전치 왜곡 혼변조 신호를 개별적으로 발생시킬 수 있게 된다. 이렇게 전치 왜곡된 신호는 2차와 4차 고조파 신호의 크기만 변화시킴으로써 각각의 혼변조 신호의 크기와 위상을 조절할 수 있으며, 이것을 이용하여 전력 증폭기의 3차와 5차 혼변조 왜곡 신호를 각각 억제하는 선형화기를 구현하였다. 이러한 전치 왜곡 선형화기의 타당성을 입증하기 위해 2-톤 신호를 전력 증폭기에 인가하여, 3차와 5차 혼변조 왜곡 신호를 각각 25 dB, 18 dB 개선을 시켰으며, IS-95 CDMA 신호를 인가하였을 경우 인접 채널 전력비가 7 dB 이상 개선되는 것을 확인하였다.

• Journal of Magnetics
• /
• 제19권1호
• /
• pp.90-100
• /
• 2014

Position estimation that uses only active phase voltage and current is presented, to perform high accuracy position sensorless control of a SRM drive. By extracting the amplitude of the first switching harmonic terms of phase voltage and current for a PWM period through Fast Fourier Transform (FFT), the flux-linkage and position are estimated without external hardware circuitry, such as a modulator and demodulator, which result in increased cost, as well as large position estimation error, produced when the motional back EMF is ignored near zero speed. A two-phase SRM drive system, consisting of an asymmetrical converter and a conventional closed-loop PI current controller, is utilized to validate the performance of the proposed position estimation scheme in comprehensive operating conditions. It is shown that the estimated values very closely track the actual values, in dynamic simulations and experiments.