• Journal of Multimedia Information System
• /
• 제5권4호
• /
• pp.273-276
• /
• 2018

In video compression standards, the entropy coding is essential to the high performance compression because redundancy of data symbols is removed. Binary arithmetic coding is one of high performance entropy coding methods. However, the dependency between consecutive binary symbols prevents improving the throughput. For the throughput enhancement, a new probability model is proposed for encoding multi-symbols at one time. In the proposed method, multi-symbol encoder is implemented with only adders and shifters, and the multiplication table for interval subdivision of binary arithmetic coding is removed. Compared to the compression ratio of CABAC of H.264/AVC, the performance degradation on average is only 1.4% which is negligible.

• 한국정보통신학회논문지
• /
• 제12권9호
• /
• pp.1605-1614
• /
• 2008

본 논문은 비디오 압축을 고성능으로 수행하기 위한 움직임 예측(motion estimation, ME) 및 보상(compensation, MC) 알고리즘의 VLSI 구조를 제안하고 하드웨어로 구현하였다. 움직임 예측을 계산하기 위해서는 일반적으로 SAD 결과를 이용하게 되는데 이를 위하여 새로운 연산방법을 제안하였다. 제안한 SAD 연산방법으로 인해 연산의 효율성이 증대되고 메모리의 사용을 줄임으로써 ME/MC의 성능을 높였다. 제안한 ME/MC 하드웨어는 TSMC 90nm HVT CMOS 공정으로 구현하였다. 구현된 하드웨어는 약 33만 게이트를 점유하였고, 143MHz의 클록 주파수에서 안정적으로 동작하였다.

• 전자공학회논문지CI
• /
• 제41권1호
• /
• pp.9-18
• /
• 2004

본 논문은 최근 많은 관심이 되고 있는 멀티미디어 프로세서 구현에 사용되는 메모리를 줄일 수 있는 성능이 우수하면서 하드웨어적으로 쉽게 구현이 가능한 영상 압축 알고리즘을 제안한다. 특히 고화질 영상을 처리하는 멀티미디어 프로세서는 영상 프레임을 저장하기 위하여 외부에 많은 양의 프레임 메모리를 사용하며, 또한 대부분의 프로세서에서 저 대역 필터와 같은 선형 필터를 구현하기 위하여 많은 양의 라인 메모리를 프로세서 안에 포함한다 이러한 메모리들은 멀티미디어 프로세서를 구현하는데 있어서 많은 비중을 차지하기 때문에, 만약 화질의 손상이 없으면서 이러한 메모리를 대폭 줄일 수 있다면 프로세서의 경쟁력을 높일 수가 있다. 기존의 JPEG과 같은 표준 압축 방법은 2차원 블록 단위로 처리하고 구현하기에 복잡하기 때문에 멀티미디어 프로세서에서 요구하는 래스터 스캔 입출력을 갖는 용도에는 적합하지가 않다. 본 논문에서는 래스터 스캔의 입출력을 위해 1${\times}$8 블록 단위로 처리하고 하드웨어적으로 쉽게 구현하고 압축 효율을 높이기 위해 Hadamard 변환을 이용하고, 변환된 계수의 특성을 분석하여 그에 따라 적응적으로 thresholding을 적용한 후 양자화를 하였다. 모의실험을 통해 메모리를 반으로 줄였을 때 기존의 압축 방법과 성능을 비교하였으며, 하드웨어의 구현을 통해 멀티미디어 프로세서를 구현하는데 있어서 어느 정도 경쟁력을 높일 수 있는 지를 분석하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 학술대회지
• /
• pp.636-639
• /
• 2004

In present, there are many methods such as DCT, Wavelet Transform, or Quantization -to the image compression field, but the basic image compression method have based on DCT. The representative thing of the efficient techniques for information compression is DCT method. It is more superior than other information conversion method. It is widely applied in digital signal processing field and MPEG and JPEG which are selected as basis algorithm for an image compression by the international standardization group. It is general that DCT is consisted of using multiplier with main arithmetic blocks having many arithmetic amounts. But, the use of multiplier requires many areas when hardware is embodied, and there is fault that the processing speed is low. In this paper, we designed the hardware module that could run high-speed operation using row-column separation calculation method and Chen algorithm by distributed arithmetic method using ROM table instead of multiplier for design DCT module of high speed.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권3호
• /
• pp.446-457
• /
• 2017

In order to reduce the size of frame memory or bus bandwidth, frame memory compression (FMC) recompresses reconstructed or reference frames of video codecs. This paper proposes a novel FMC design based on discrete wavelet transform (DWT) - set partitioning in hierarchical trees (SPIHT), which supports fine-scalable throughput and is area-efficient. In the proposed design, multi-cores with small block sizes are used in parallel instead of a single core with a large block size. In addition, an appropriate pipelining schedule is proposed. Compared to the previous design, the proposed design achieves the processing speed which is closer to the target system speed, and therefore it is more efficient in hardware utilization. In addition, a scheme in which two passes of SPIHT are merged into one pass called merged refinement pass (MRP) is proposed. As the number of shifters decreases and the bit-width of remained shifters is reduced, the size of SPIHT hardware significantly decreases. The proposed FMC encoder and decoder designs achieve the throughputs of 4,448 and 4,000 Mpixels/s, respectively, and their gate counts are 76.5K and 107.8K. When the proposed design is applied to high efficiency video codec (HEVC), it achieves 1.96% lower average BDBR and 0.05 dB higher average BDPSNR than the previous FMC design.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제4권1호
• /
• pp.34-39
• /
• 2004

Huffman coding which has been used in many data compression algorithms is a popular data compression technique used to reduce statistical redundancy of a signal. It has been proposed that the Huffman algorithm can decode efficiently using characteristics of the Huffman tables and patterns of the Huffman codeword. We propose a new Huffman decoding algorithm which used a multi way tree search and present an efficient hardware implementation method. This algorithm has a small logic area and memory space and is optimized for high speed decoding. The proposed Huffman decoding algorithm can be applied for many multimedia systems such as MPEG audio decoder.

• 대한의용생체공학회:학술대회논문집
• /
• 대한의용생체공학회 1994년도 추계학술대회
• /
• pp.92-95
• /
• 1994

As computer systems to make medical practice easy are widely used, a special hardware system processing medical data fast becomes more important. To meet the urgent demand for high speed image processing, especially image compression and decompression, we designed and implemented the medical image CODEC (COder/BECoder) based on MISD(Multiple Instruction Single Data stream) architecture to adopt parallelism in it. Considering not being a standart scheme of medical mage compression/decompress ion, the CODEC is designed programable and general. In this paper, we use JPEG (Joint Photographic Experts Group) algorithm to process images fast and evalutate it.

• 대한전자공학회논문지TC
• /
• 제44권1호
• /
• pp.62-68
• /
• 2007

디지털 멀티미디어 방송 (DMB)에 사용되는 영상 압축 기법인 H.264는 기존 기법에 비해 매우 높은 압축률을 보이지만 요구되는 하드웨어 크기 및 전력 소모도 기존 기법의 $3{\sim}5$배에 달한다. 따라서 상업적인 디지털 멀티미디어 방송 단말기를 위해서는 하드웨어 크기 및 전력 소모를 크게 줄인 H.264 복호기 SoC가 필수적이다. 본 논문에서는 H.264 복호기 SoC를 구성하는 주요 블록의 저전력 설계 및 구현에 대해 논한다.

• 대한전자공학회논문지TE
• /
• 제37권3호
• /
• pp.79-85
• /
• 2000

한정된 용량의 전송선로에서 데이터를 고속으로 전송하기 위해서는 데이터의 압축이 필요하다. 압축은 데이터의 양을 줄이면서 전송선로를 통한 데이터 전송은 빠르고 비용이 절감되도록 만들어 준다. 본 논문에서는 데이터 압축 소프트웨어나 하드웨어를 이용하여 데이터 통신의 응용에 어떻게 적용하는 과정을 전개하고 자 한다. 본 논문에서는 이 적용 과정에서 문제 시 되는 시스템이 원하는 효율과 시스템의 지연 문제를 해결을 위한 방안을 마련하고자 무손실과 다중이력을 지원하는 LZS압축시스템을 이용하여 실시간 데이터 압축전송 시스템을 구현하여 효율을 분석하고자 한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2022년도 추계학술대회
• /
• pp.112-115
• /
• 2022

The process of deep learning usually needs to deal with massive data which has greatly limited the development of deep learning technologies today. Convolutional Neural Network (CNN) structure is often used to solve image classification problems. However, a large number of images may be required in order to train an image in CNN, which is a heavy burden for existing computer systems to handle. If the image data can be compressed under the premise that the computer hardware system remains unchanged, it is possible to train more datasets in deep learning. However, image compression usually adopts the form of lossy compression, which will lose part of the image information. If the lost information is key information, it may affect learning performance. In this paper, we will analyze the effect of image compression on deep learning performance on CNN-based cat and dog classification. Through the experiment results, we conclude that the compression of images does not have a significant impact on the accuracy of deep learning.