• Journal of Power Electronics
• /
• 제16권6호
• /
• pp.2139-2149
• /
• 2016

In this study, a new type of cascaded modular multilevel inverters (CMMLIs) is presented which is able to produce a considerable number of output voltage levels with a reasonable number of components. Accordingly, each series stage of the proposed CMMLI is comprised of two same basic units that are connected with each other through two unidirectional power switches without aiming any of the full H-bridge cells. In addition, since the potentiality for generating a higher number of output voltage levels in CMMLIs hinges on the magnitude of the dc voltage sources used in each series unit, in the rest of this paper, four different algorithms for determining an appropriate value for the dc sources' magnitude are also presented. In the following, a comprehensive topological analysis between some CMMLI structures reported in the literature and proposed structure along with several simulation and experimental results will be also given to validate the lucrative benefits and viability of the proposed topology.

• Journal of Power Electronics
• /
• 제10권2호
• /
• pp.155-164
• /
• 2010

This paper presents a voltage control algorithm for a hybrid multilevel inverter based on a staged-perception of the inverter voltage vector diagram. The algorithm is applied to control a three-stage eighteen-level hybrid inverter, which has been designed with a maximum number of symmetrical levels. The inverter has a two-level main stage built using a conventional six-switch inverter and medium- and low- voltage three-level stages constructed using cascaded H-bridge cells. The distinctive feature of the proposed algorithm is its ability to avoid the undesirable high switching frequency for high- and medium- voltage stages despite the fact that the inverter's dc sources voltages are selected to maximize the number of levels by state redundancy elimination. The high- and medium- voltage stages switching algorithms have been developed to assure fundamental switching frequency operation of the high voltage stage and not more than few times this frequency for the medium voltage stage. The low voltage stage is controlled using a SVPWM to achieve the reference voltage vector exactly and to set the order of the dominant harmonics. The inverter has been constructed and the control algorithm has been implemented. Test results show that the proposed algorithm achieves the desired features and all of the major hypotheses have been verified.

• Journal of Power Electronics
• /
• 제14권3호
• /
• pp.488-498
• /
• 2014

This paper presents an implementation of selective harmonic elimination (SHE) modulation for a single-phase 13-level transistor-clamped H-bridge (TCHB) based cascaded multilevel inverter. To determine the optimum switching angle of the SHE equations, the Newton-Raphson method is used in solving the transcendental equation describing the fundamental and harmonic components. The proposed SHE scheme used the relationship between the angles and a sinusoidal reference waveform based on voltage-angle equal criteria. The proposed SHE scheme is evaluated through simulation and experimental results. The digital modulator based-SHE scheme using a field-programmable gate array (FPGA) is described and has been implemented on an Altera DE2 board. The proposed SHE is efficient in eliminating the $3^{rd}$, $5^{th}$, $7^{th}$, $9^{th}$ and $11^{th}$ order harmonics, which validates the analytical results. From the results, it can be seen that the adopted 13-level inverter produces a higher quality with a better harmonic profile and sinusoidal shape of the stepped output waveform.

• Journal of Power Electronics
• /
• 제19권3호
• /
• pp.727-743
• /
• 2019

This paper presents a pulse-width modulation strategy to eliminate the common mode voltage (CMV) with reduced CMV spikes in multilevel inverters since a high CMV magnitude and its fast variations dv/dt result in bearing failure of motors, overvoltage at motor terminals, and electromagnetic interference (EMI). The proposed method only utilizes the zero CMV states in a space vector diagram and it is implemented by a carrier-based pulse-width modulation (CBPWM) method. This method is generalized for odd number levels of inverters including neutral-point-clamped (NPC) and cascaded H-bridge inverters. Then it is extended to the over-modulation mode. The over-modulation mode is implemented by using the two-limit trajectory principle to maintain linear control and to avoid look-up tables. Even though the CMV is eliminated, CMV spikes that can cause EMI and bearing current problems still exist due to the deadtime effect. As a result, the deadtime effect is analyzed. By taking the deadtime effect into consideration, the proposed method is capable of reducing CMV spikes. Simulation and experimental results verify the effectiveness of the proposed strategy.

• 전력전자학회논문지
• /
• 제16권3호
• /
• pp.283-292
• /
• 2011

본 논문에서는 기존의 멀티레벨 인버터와는 달리 DC링크단에 스위치를 설치함으로써 성능을 향상시킨 새로운 형태의 H-브리지 멀티레벨 인버터를 제안한다. 제안된 방식은 계통 연계형 단상 멀티레벨 인버터로서 기존의 단상인버터에 비하여 출력 전압 파형이 정현파에 가깝고, 고압 대용량 시스템용 멀티레벨 인버터로의 확장도 용이할 뿐만 아니라 직렬연결을 통하여 간단히 전압레벨을 확장할 수 있다는 장점을 갖는다. 동일한 5레벨의 경우 기존의 H-브리지 직렬형이나 NPC형 멀티레벨 인버터는 가제어 스위치가 8개 사용되는 반면에 제안한 멀티레벨 인버터는 가제어 스위치가 6개 사용되기 때문에 회로 구성이 간단하여 신뢰도가 높고 경제적인 구현이 가능하고 스위칭 손실이 줄어서 효율이 향상되는 특징이 있다. POD 변조기법을 기반으로 하여 반송파 신호 하나만을 사용하는 새로운 PWM 방법을 제시하였으며 DC링크 커패시터 전압의 균형을 위한 스위칭 시퀀스에 대해서도 검토하였다. 제안된 토폴로지의 타당성을 시뮬레이션과 실험을 통하여 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 추계학술대회 논문집
• /
• pp.119-120
• /
• 2014

멀티레벨 인버터는 낮은 고조파 성분을 갖고, 제한된 정격 스위칭 소자로 대용량 전력변환이 요구되는 시스템에 매우 효율적이다. 수학적인 해석방법을 통해 전도손실, 스위칭 손실, 출력 전압 전류의 THD의 해석방법을 제시하고 시뮬레이션을 통해 멀티레벨 인버터의 특성을 비교 분석을 한다. 본 논문은 기존 제안된 멀티레벨 구조인 NPC(Neutral Point Clamped) 멀티레벨 인버터, Cascaded H-bridge 멀티레벨 인버터, Flying capacitor 멀티레벨인버터를 기반으로 25MW급 대용량 인버터의 손실 및 출력특성을 비교 분석하였다.

• 한국마린엔지니어링학회:학술대회논문집
• /
• 한국마린엔지니어링학회 2005년도 후기학술대회논문집
• /
• pp.200-201
• /
• 2005

This paper is analyzed a new modulation method of OSW(Optimized Sine-Wave) modulation strategy for cascaded H-bridge multi-level inverter. The inverter structure was modified with the maximum output voltage level, and the switching angle was calculated easily to adjust the requested Vrms of the output. The suggested modulation method could make output waveform very close to the ideal sine wave, and the THD value was improved also remarkably.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.954-955
• /
• 2015

본 논문에서는 기존 직렬결합 커패시터 입력단을 갖는 7-레벨 인버터에 커패시터 전압균형 제어법을 적용하여 출력 전압의 중간레벨 구간이 제대로 형성되지 않는 문제점을 해결하고자 한다. 기존에 제시된 직렬결합 커패시터 입력단 구성을 갖는 7-레벨 인버터는 2개의 양방향 스위치모듈과 3개의 직렬 연결된 커패시터를 이용한 변형된 Cascaded H-bridge 인버터이다. 기존 논문에서는 입력 전압원으로부터 3개의 직렬 연결된 커패시터의 충전을 통해 레벨을 형성하는 과정에서 커패시터 전압불균형 문제를 해결하지 못하여 결국 출력전압레벨이 7-레벨에서 5-레벨로 감소하는 것을 볼 수 있다. 본 논문에서는 세 개의 직렬결합된 커패시터중 중앙에 위치한 커패시터의 충 방전량을 조절하여 커패시터 전압불균형 문제를 해결한다. 제어법의 타당성은 PSIM 기반의 컴퓨터 시뮬레이션을 통하여 기존 스위칭 제어법과 비교하여 검증한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 하계학술대회 논문집
• /
• pp.504-505
• /
• 2010

본 논문에서는 양방향 스위치를 가지는 기존의 5-레벨 인버터를 직렬 결합하여 보다 많은 출력 전압 레벨을 형성할 수 있는 멀티레벨 인버터 구조를 제안한다. 제안된 회로는 동일한 출력 전압 레벨 형성시 기존의 Cascaded H-bridge cell 방식보다 사용하는 스위칭 소자를 줄일 수 있어 시스템 크기, 비용, 전력 손실을 저감시킬 수 있는 장점을 가진다. 제안된 회로는 입력 전압원의 크기를 5의 배수로 구성함으로서 보다 많은 수의 레벨을 생성시킬 수 있는 특징을 가진다. 본 논문에서는 두 대의 5-레벨 인버터를 직렬 결합함으로써 25-레벨의 출력전압을 생성시킬 수 있는 인버터에 대한 특성을 분석하고 시뮬레이션과 실험을 통해 타당성을 검증한다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2005년도 학술대회 논문집
• /
• pp.399-403
• /
• 2005

In this paper, we analyze on the effect of RC filter to mitigate transient overvoltage on the high voltage induction motor fed by H-bridge cascaded 7-level inverter. The switching surge voltage becomes the major cause to occur the insulation failure by serious voltage stress in the stator winding of high voltage induction motor. The effect of switching surge appears more serious in high voltage induction motor than low voltage induction motor. Consequently, we demonstrated that the RC filter connected to the motor terminals greatly reduces the transient voltage stress md ringing. The results of simulation show the suppression of transient overvoltage at the motor end of a long cable. using EMTP