• 충청수학회지
• /
• 제19권4호
• /
• pp.319-324
• /
• 2006

Let K be a finite cyclic extension of $k=\mathbb{F}_q(T)$ of prime degree ${\ell}$. Let ${\tilde{\mathcal{C}}}l_{K,{\ell}}$ be the Sylow ${\ell}$-subgroup of the ideal class group ${\tilde{\mathcal{C}}}l_K$ of $\mathcal{O}_K$. The structure of ${\tilde{\mathcal{C}}}l_{K,{\ell}}$ as $\mathbb{Z}_{\ell}[G]$/<$N_G$>-module is determined the dimensions $${\lambda}_i\;:=dim_{\mathbb{F}_{\ell}}({\tilde{\mathcal{C}}}l_{K,{\ell}}^{({\sigma}-1)^{i-1}}/{\tilde{\mathcal{C}}}l_{K,{\ell}}^{({\sigma}-1)^i})$$ for $i{\geq}1$. In this paper we investigate the dimensions ${\lambda}_1$ and ${\lambda}_2$.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.318-321
• /
• 2000

This paper propose the method of constructing the highly efficiency adder and multiplier systems over finite fie2, degree of uk terms, therefore we decrease k into m-1 degree using irreducible primitive polynomial. We propose two method of control signal generation for perform above decrease process. One method is the combinational logic expression and the other method is universal signal generation. The proposed method of constructing the highly adder/multiplier systems is as following. First of all, we obtain algorithms for addition and multiplication arithmetic operation based on the mathematical properties over finite fields, next we construct basic cell of A-cell and M-cell using T-gate and modP cyclic gate. Finally we construct adder module and multiplier module over finite fields after synthesize ${\alpha}$$\^$k/ generation module and control signal CSt generation module with A-cell and M-cell. Then, we propose the future research and prospects.

• 전자공학회논문지CI
• /
• 제43권1호
• /
• pp.1-8
• /
• 2006

본 논문은 의사난수발생기로 사용할 수 있는 산술 시프트 레지스터(ASR, Arithmetic Shift Register)를 제안한다. 산술 시프트 레지스터는 $GF(2^n)$상에서 0이 아닌 초기 값에 0 또는 1이 아닌 임의의 수 D를 곱하는 수열로 정의한다. 그리고 이를 본 논문에서는 ASR-D로 표현한다. $GF(2^n)$상에서 $'D^k=1'$ 되는 t가 $'t=2^n-1'$로 유일하게 되는 비복원다항식이 ASR-D의 특성다항식이며, ASR-D의 주기는 $'2^n-1'$로 최대주기를 가진다 갈로이 선형 궤환 시프트 레지스터는 $ASR-2^{-1}$에 해당한다. 그러므로 제안하는 산술 시프트 레지스터는 갈로이 선형 제환 시프트 레지스터를 일반화한 것이다. $GF(2^n)$상의 ASR-D의 선형복잡도는 $'n{\leq}LC{\leq}\frac{n^2+n}{2}'$으로 종래의 선형 궤환 시프트 레지스터와 비교하여 안정도가 높다. 제안한 산술 시프트 레지스터의 소프트웨어 구현은 종래의 선형 제환 시프트 레지스터에 비하여 효율적이며, 하드웨어 복잡도는 동일하다. 제안한 산술 시프트 레지스터는 종래의 선형 제환 시프트 레지스터와 같이 암호, 오류수정부호, 몬테카를로 적분, 데이터통신 등 여러 분야에서 폭 넓게 사용될 수 있다.

• 대한수학회지
• /
• 제38권5호
• /
• pp.1069-1105
• /
• 2001

Regular maps and hypermaps are cellular decompositions of closed surfaces exhibiting the highest possible number of symmetries. The five Platonic solids present the most familar examples of regular maps. The gret dodecahedron, a 5-valent pentagonal regular map on the surface of genus 5 discovered by Kepler, is probably the first known non-spherical regular map. Modern history of regular maps goes back at least to Klein (1878) who described in [59] a regular map of type (3, 7) on the orientable surface of genus 3. In its early times, the study of regular maps was closely connected with group theory as one can see in Burnside’s famous monograph [19], and more recently in Coxeter’s and Moser’s book [25] (Chapter 8). The present-time interest in regular maps extends to their connection to Dyck\`s triangle groups, Riemann surfaces, algebraic curves, Galois groups and other areas, Many of these links are nicely surveyed in the recent papers of Jones [55] and Jones and Singerman [54]. The presented survey paper is based on the talk given by the author at the conference “Mathematics in the New Millenium”held in Seoul, October 2000. The idea was, on one hand side, to show the relationship of (regular) maps and hypermaps to the above mentioned fields of mathematics. On the other hand, we wanted to stress some ideas and results that are important for understanding of the nature of these interesting mathematical objects.

• 한국통신학회논문지
• /
• 제33권11C호
• /
• pp.892-897
• /
• 2008

본 논문에서는 GF$(2^m)$ 상에서 기존의 비트직렬 곱셈기에 비해 짧은 지연 시간을 갖는 새로운 디지트병렬/비트직렬 곱셈기를 제안한다. 제안된 곱셈기는 유한체 GF$(2^m)$의 다항식기저 상에서 동작하며, D 클럭 사이클마다 곱셈의 결과를 출력한다. 여기에서 D는 디지트의 크기이다. 제안된 곱셈기는 기존의 비트직렬 곱셈기 보다는 짧은 지연시간에 곱셈의 결과를 얻을 수 있고, 비트병렬 곱셈기보다는 적은 하드웨어로 구현할 수 있다. 따라서 회로의 복잡도와 지연시간 사이에 적절한 절충을 꾀할 수 있는 장점을 가지고 있다.

• 한국통신학회논문지
• /
• 제35권4C호
• /
• pp.337-342
• /
• 2010

본 논문에서는 GF($2^m$) 상에서 새로운 저복잡도 디지트병렬/비트직렬 곱셈기를 제안한다. 제안된 곱셈기는 GF($2^m$)의 다항식기저에서 동작하며, D 클럭 사이클마다 곱셈의 결과를 출력한다. 여기에서 D는 임의로 선택할 수 있는 디지트의 크기이다. 디지트병렬/비트직렬 곱셈기는 기존의 비트직렬 곱셈기 보다는 짧은 지연시간에 곱셈 의 결과를 얻을 수 있고, 비트병렬 곱셈기 보다는 적은 하드웨어로 구현할 수 있다. 따라서 회로의 복잡도와 지연 시간 사이에 적절한 절충을 꾀할 수 있는 장점을 가지고 있다. 그러나 기존의 디지트병렬/비트직렬 곱셈기는 속도 를 향상시키기 위하여 더 많은 하드웨어를 사용하였다. 본 논문에서는 하드웨어 복잡도를 낮춘 새로운 디지트병렬 /비트직렬 곱셈기를 설계한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.113-116
• /
• 2001

Reed-Solomon(RS) code is the most powerful burst error correcting code. In Ois paper, the architecture for the adaptive RS encoder adaptable for multi QoS requirements or time-varying channel environments has been designed. In the adaptive RS code, the message length k and the error correction capability t are allowed to be variable so that the block length n is also variable. We proposed the architecture of the adaptive RS encoder by designing the optimal structure of Galois fields multiplier with comparison of fixed multiplier and variable multiplier. The proposed architecture is implemented in VHDL and verified with the simulation tool

• 대한수학회보
• /
• 제54권5호
• /
• pp.1779-1801
• /
• 2017

Let X be a minimal del Pezzo surface of degree 2 over a finite field ${\mathbb{F}}_q$. The image ${\Gamma}$ of the Galois group Gal(${\bar{\mathbb{F}}}_q/{\mathbb{F}}_q$) in the group Aut($Pic({\bar{X}})$) is a cyclic subgroup of the Weyl group W($E_7$). There are 60 conjugacy classes of cyclic subgroups in W($E_7$) and 18 of them correspond to minimal del Pezzo surfaces. In this paper we study which possibilities of these subgroups for minimal del Pezzo surfaces of degree 2 can be achieved for given q.

• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 2002년도 춘계학술대회 논문집
• /
• pp.190-194
• /
• 2002

유한 필드 GF(2$^{m}$ ) 상에서의 곱셈은 Diffie-Hellman key exchange, EIGamal과 같은 공개키 암호시스템에서의 기본적인 연산이다. 본 논문에서 는 셀룰러 오토마타를 이용하여 GF(2$^{m}$ ) 상에서 몽고메리 곱셈을 m 클럭 사이클만에 처리하는 새로운 구조를 제시 하였다. 본 논문에서 제시된 몽고메리 곱셈기는 모듈러 지수기, 나눗셈기, 곱셈의 역원기등을 효율적으로 구현하는데 활용될 수 있다. 또한 셀룰러 오토마타는 간단하고도 규칙적이며, 모듈화 하기 쉽고 계층화 하기 쉬운 구조이므로 VLSI구현에도 효율적으로 활용될 수 있다.

• Journal of Communications and Networks
• /
• 제10권4호
• /
• pp.403-411
• /
• 2008

Energy consumption has been mostly neglected in network coding (NC) research so far. This work investigates several different properties of NC that influence the energy consumption and thus are important when designing NC systems for battery-driven devices. Different approaches to the necessary implementation of coding operations and Galois fields arithmetic are considered and complexity expressions for coding operations are provided. We also benchmark our own mobile phone implementation on a Nokia N95 under different settings. Several NC strategies are described and compared, furthermore expressions for transmission times are developed. It is also shown that the use of NC introduces a trade off between reduction in transmission time and increase in energy consumption.