• 조명전기설비학회논문지
• /
• 제18권4호
• /
• pp.22-27
• /
• 2004

새로 제안된 기체방전 AND gate를 3전극 면방전 AC PDP에 적용하기 위하여 DC-AC floating 방전을 사용한 어드레스 방전 특성을 해석하였다. 실험결과 Y 전극을 floating 전극으로 한 floating 방전을 이용하여 어드레스 방전을 개시시킬 수 있었으며 표시방전을 유지시킬 수 있었다. 또한 floating 방전과 타이밍을 일치시켜 보조전극에 DC 프라이밍 방전을 일으켜 줌으로써 floating 방전 공간에 공간전하를 충분히 공급해 주어 그 결과 데이터 전압을 100(V)까지 낮출 수 있었다. 이 DC-AC floating 방전을 사용한 구동방식은 100(V)의 어드레스 동작마진을 얻을 수 있었다.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.22-32
• /
• 2004

본 논문에서는 Honghai Jiang에 의해 제안된 OVAG(Output value array graphs)를 기초로 MOVAG(Multi output value array graphs)를 이용한 다치논리함수의 구성방법을 제안하였다. D.M.Miller에 의해 제안된 MDD(Multiple-valued Decision Diagram)는 주어진 다변수의 함수에서 회로 설계까지 많은 처리시간과 노력이 요구되므로 본 논문에서는 MDD의 단점을 보완하여 데이터 처리시간의 단축과 적은 복잡도를 갖도록 MOVAG를 설계하였다. 또한 MOVAG의 구성 알고리즘과 입력행렬선정 알고리즘을 제안하고 T-gate를 사용하여 다치 논리 회로를 설계, 모의 실험을 통해 그 결과를 검증하였다.

• 대한전자공학회논문지SD
• /
• 제49권1호
• /
• pp.1-7
• /
• 2012

산화물 박막트랜지스터를 이용하여 액정 디스플레이 패널에 내장할 수 있는 새로운 게이트 드라이버 회로를 설계하고 제작하였다. 산화물 박막트랜지스터는 문턱전압이 음의 값을 갖는 경우가 많기 때문에 본 회로에서는 음의 게이트 전압을 인가하여 트랜지스터를 끄는 방법을 적용하였다. 또한 세 개의 풀다운 트랜지스터를 병렬로 배치하고 번갈아 사용하므로 안정적인 동작이 가능하다. 제안한 회로는 트랜지스터의 문턱전압이 -3 V ~ +6 V인 범위에서 정상적으로 동작하는 것을 시뮬레이션을 통해서 확인하였으며, 실제로 유리 기판 상에 제작하여 안정적으로 동작하는 것을 검증하였다.

• 한국항만학회지
• /
• 제13권2호
• /
• pp.303-312
• /
• 1999

The automated gate operating system is developed in this paper that controls the information of container at gate in the ACT. This system can be divided into three parts and consists of container identifier recognition car plate recognition container deformation perception. We linked each system and organized efficient gate operating system. To recognize container identifier the preprocess using LSPRD(Line Scan Proper Region Detection)is performed and the identifier is recognized by using neural network MBP When car plate is recognized only car image is extracted by using color information of car and hough transform. In the port of container deformation perception firstly background is removed by using moving window. Secondly edge is detected from the image removed characters on the surface of container deformation perception firstly background is removed by using moving window. Secondly edge is detected from the image removed characters on the surface of container. Thirdly edge is fitted into line segment so that container deformation is perceived. As a results of the experiment with this algorithm superior rate of identifier recognition is shown and the car plate recognition system and container deformation perception that are applied in real-time are developed.

• Journal of Electrical Engineering and information Science
• /
• 제2권6호
• /
• pp.212-216
• /
• 1997

A new metal tip fabrication process for low voltage operation is reported in this paper. The key element of the fabrication process is that isotropic silicon etching and oxidation process used in silicon tip fabrication is utilized for gate hole size reduction and gate oxide layer. A metal FEA with 625 tips was fabricated in order to demonstrate the validity of the new process and submicron gate apertures were successfully obtained from originally 1.7$\mu\textrm{m}$ diameter mask. The emission current above noise level was observed at the gate bias of 50V. The required gate voltage to obtain the anode current of 0.1${\mu}\textrm{A}$/tip was 74V and the emission current was stable above 2${\mu}\textrm{A}$/tip without any disruption. The local field conversion factor and the emitting area were calculated as 7.981${\times}$10\ulcornercm\ulcorner and 3.2${\times}$10\ulcorner$\textrm{cm}^2$/tip, respectively.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.1
• /
• pp.371-376
• /
• 2006

Recently the container volume in the global trade is steadily increasing. In an effort to cope with this trend, major ports of the world are stepping up the introduction of high-tech equipments, trying to establish a highly efficient information system, and improving the internal work processes of their container terminals. For speedy and effective cargo handling, they are making every effort in the diverse fields. The purpose of this study aims at developing an intelligent multi-agent system for the gate work of a container terminal, which is the place of authority transfer in a container terminal. The agent system suggested in this study has made a comparison between COPINO information by TOS (Terminal Operating System) and information on containers and trucks recognized at the gate passage, checking up their efficiency, and performing the function of controlling outside truck's input-output. Also, based on the records of outside truck's gate passage, some gates can be operated flexibly, consequently enhancing the efficiency of the gate function. The results of job performance will immediately be notified to the customers and terminal managers, thus helping them make decisions speedily.

• 한국산학기술학회논문지
• /
• 제12권11호
• /
• pp.4738-4744
• /
• 2011

본 연구는 상부에 설치되는 콘크리트 구조물 없이 설치되어 작동하는 새로운 소형 수문 시스템을 제안하였다. 주요 메커니즘은 유압시스템, 수문 상하 이송 메커니즘, 수문 잠금 제어장치, 이물질이 감지되면 수문이 파손되지 않도록 하는 안전장치 등으로 구성하였다. 유압 펌프 및 제어 시스템은 수문 시스템의 위치에서 떨어진 장소에 설치하여 상부 구조물을 제거할 수 있도록 하여 제어 하였다. 수문 인양 장치는 유압 액추에이터가 달린 래크와 피니언이 측면에 설치되어 작동되며 그 결과 제품의 원가 절감, 작동시 안전성 확보 및 제품의 컴팩트화를 구현하였다.

• 신재생에너지
• /
• 제20권1호
• /
• pp.116-125
• /
• 2024

Ultra-low-head is an unexplored classification among the sites in which hydroelectric power can be produced. This is typically owing to the low power output and the economic value of the turbines available in this segment. A turbine capable of operating in an ultra-low-head condition without the need of a dam to produce electricity is developed in this study. A gate structure installed at a shallow water channel acting as a weir generates artificial head for the turbine mounted on the gate to produce power. The turbine and generator are designed to be compact and submersible for an efficient and silent operation. The gate angle is adjustable to operate the turbine at varying flow rates. The turbine is designed and tested using computational fluid dynamics tools prior to manufacturing and experimental studies. A parametric study of the runner blade parameters is conducted to obtain the most efficient blade design with minimal hydraulic losses. These parameters include the runner stagger and runner leading edge flow angles. The selected runner design showed improved hydraulic characteristics of the turbine to operate in an ultra-low-head site with minimal losses.

• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2008년도 제7회 추계학술대회 및 정기총회
• /
• pp.570-574
• /
• 2008

본 논문의 핵심인 'RFID(900MHz)를 활용한 GATE 무정차 시스템'은 차량(트레일러)이 터미널에서 컨테이너를 반입/반출하기 위하여 GATE 통과 시 RFID를 연계하여 무정차로 차량의 정보를 인식하고, 터미널에서 제공하는 컨테이너 정보를 차량에 설치되어 있는 RFLDU 단말기에 자동으로 관련 정보를 제공하는 시스템을 말한다. 이를 설계 및 구현을 위해 RFID 기술 부문에서는 UHF대역(900MHz)의 RFID 태그(Tag) 및 리더(Reader)기를 사용하였으며, 원활한 데이터를 수집 및 처리(운영)를 위해 RFID 미들웨어 및 응용 프로그램을 구현하였다. 또한 본 논문에서 구현된 시스템을 실제 항만 부두에서 실험 및 운영을 통해 본 시스템의 안정성을 검증하였으며, 검증된 결과를 통해 차량(트레일러) 및 터미널의 생산성을 극대화 및 물류비용을 절감이 발생할 것으로 사료된다.

• 대한전기학회논문지:전력기술부문A
• /
• 제48권10호
• /
• pp.1317-1326
• /
• 1999

As the integration ratio and operation speed increase, it has become an important problem to estimate the dissipated power during the design procedure as a method to reduce the TTM(time to market). This paper proposed a prediction model to estimate the maximum dissipated power of a CMOS logic gate. This model uses a calculational method. It was formed by including the characteristics of MOSFETs of which a CMOS gate consists, the operational characteristics of the gate, and the characteristics of the input signals. As the modeling process, a maximum power estimation model for CMOS inverter was formed first, and then a conversion model to convert a multiple input CMOS gate into a corresponding CMOS inverter was proposed. Finally, the power model for inverter was applied to the converted result so that the model could be applied to a general CMOS gate. For experiment, several CMOS gates were designed in layout level by $0.6{\mu}m$ layout design rule. The result by comparing the calculated results with those from HSPICE simulations for the gates showed that the gate conversion model has within 5% of the relative error rate to the SPICE and the maximum power estimation model has within 10% of the relative error rate. Thus, the proposed models have sufficient accuracies. Also in calculation time, the proposed models was more than 30 times faster than SPICE simulation. Consequently, it can be said that the proposed model could be used efficiently to estimate the maximum dissipated power of a CMOS logic gate during the design procedure.