• Journal of information and communication convergence engineering
• /
• 제13권2호
• /
• pp.139-143
• /
• 2015

A push-push voltage controlled dielectric resonator oscillator (VCDRO) with a modified frequency tuning structure using broadside couplers is investigated. The push-push VCDRO designed at 16 GHz is manufactured using a low temperature co-fired ceramic (LTCC) technology to reduce the circuit size. The frequency tuning structure using a broadside coupler is embedded in a layer of the A6 substrate by using the LTCC process. Experimental results show that the fundamental and third harmonics are suppressed above 15 dBc and 30 dBc, respectively, and the phase noise of push-push VCDRO is -97.5 dBc/Hz at an offset frequency of 100 kHz from the carrier. The proposed frequency tuning structure has a tuning range of 4.46 MHz over a control voltage of 1-11 V. This push-push VCDRO has a miniature size of 15 mm×15 mm. The proposed design and fabrication techniques for a push-push oscillator seem to be applicable in many space and commercial VCDRO products.

• 대한전자공학회논문지TC
• /
• 제44권11호
• /
• pp.54-59
• /
• 2007

본 논문에서는 varactor-loaded split-ring resonator (VLSRR)를 기반으로 한 가변 metamaterial 전송 선로를 이용한 광대역 전압 제어 발진기를 제안하였다. 우선, 마이크로스트립 라인에 결합된 VLSRR이 주파수 조절 특성을 갖는 metamaterial 전송선로를 만들 수 있음을 증명하였다. 음의 유효 투자율은 VLSRR에 의해 공진 주파수 상에서 협대역으로 얻어지는데, 버랙터 다이오드들의 연결을 통해 주파수가 조절될 수 있다. 1.8 V의 공급 전압을 갖는 전압 제어 발진기는 주파수 조절 범위 $5.407\;{\sim}\;5.84\;GHz$에서 $-108.84\;{\sim}\;-105.5\;dBc/Hz$ @ 100 kHz의 위상 잡음 특성을 얻는다. Power-frequency-tuning-normalized (PFTN)이라고 불리우는 figure of merit (FOM)은 20.144 dB이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 통신소사이어티 추계학술대회논문집
• /
• pp.32-36
• /
• 2003

In this work, we have designed a fully integrated 2.4GHz LC-tuned voltage-controlled oscillator (VCO) with multiple tuning inputs for a 0.25-$\mu\textrm{m}$ standard CMOS process. The design of voltage-controlled oscillator is based on an LC-resonator with a spiral inductor of octagonal type and pMOS-varactors. Only two metal layer have been used in the designed inductor. The frequency tuning is achieved by using parallel pMOS transistors as varactors and back-gate tuned pMOS transistors in an active region. Coarse tuning is achieved by using 3-bit pMOS-varactors and fine tuning is performed by using back-gate tuned pMOS transistors in the active region. When 3-bit digital and analog inputs are applied to the designed circuits, voltage-controlled oscillator shows the tuning feature of frequency range between 2.3 GHz and 2.64 GHz. At the power supply voltage of 2.5 V, phase noise is -128dBc/Hz at 3MHz offset from the carrier. Total power dissipation is 7.5 mW.

• Journal of Astronomy and Space Sciences
• /
• 제18권2호
• /
• pp.119-128
• /
• 2001

도파관형 건 발진기의 발진주파수 범위와 주파수 안정도는 공진기 치수에 따른 임피던스에 민감하다. 그러므로 HFSS (High Frequency Structure Simulator)을 이용하여 공진기의 치수에 따른 임베딩 임피던스 (embedding impedance)를 계산하였다. 본 논문에서는 주파수 함수를 갖는 Q-band (33 ∼ 50 GHz) 건 발진기의 임베딩 임피던스의 이론적인 결과와 실제 제작한 발진기의 실험측정 결과를 비교하여 이론적 해석의 타당성을 검증하였다. 그리고 본 논문에서 제시한 방법에 의한 이론적 해석만으로 발진주파수 범위를 예상할 수 있음을 확인하였다

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권4호
• /
• pp.534-542
• /
• 2017

This paper presents a fast locking technique for a fractional-N PLL frequency synthesizer. The technique directly measures $K_{VCO}$ on a chip, computes the VCO's target tuning voltage for a given target frequency, and directly sets the loop filter voltage to the target voltage before the PLL begins the normal closed-loop locking process. The closed-loop lock time is significantly minimized because the initial frequency of the VCO are put very close to the desired final target value. The proposed technique is realized and designed for a 4.3-5.3 GHz fractional-N synthesizer in 65 nm CMOS and successfully verified through extensive simulations. The lock time is less than $12.8{\mu}s$ over the entire tuning range. Simulation verifications demonstrate that the proposed method is very effective in reducing the synthesizer lock time.

• 한국전자파학회논문지
• /
• 제22권5호
• /
• pp.522-527
• /
• 2011

본 논문에서는 54 GHz 대역의 위상 고정 루프에서 사용되기 위한 Ring 발진기를 이용한 3 분주 주입 동기 주파수 분주기(Injection-Locked Frequency Divider: ILFD)를 0.13-${\mu}M$ Si RFCMOS 공정을 이용하여 설계, 제작한 결과를 보인다. 1.8 V의 공급 전압에 대해서 buffer단을 포함하여 70 mW의 전력을 소비하며, 입력 신호가 없을 때 0~1.8 V의 varactor 조정 전압 범위에 대하여 18.92~19.31 GHz에서 자유 발진(free-running oscillation)을 하였다. 0 dBm의 입력 전력에 대해서 1.02 GHz(54.82~55.84 GHz)의 동기 범위(locking range)를 가지며 varactor 조정(0~1.8 V)을 포함한 동작 범위(operating range)는 약 2.4 GHz(54.82~57.17 GHz)를 보였다. 제작된 회로의 크기는 측정 pad를 포함하여 0.42 mm${\times}$0.6 mm이며, pad를 제외한 실제 동작 영역의 크기는 0.099 mm${\times}$0.056 mm이다.

• Journal of electromagnetic engineering and science
• /
• 제7권4호
• /
• pp.154-160
• /
• 2007

A reconfigurable multi-band mixer for the SDR system is proposed. The proposed reconfigurable mixer is operated between $850\;MHz{\sim}2\;GHz$, which includes all commercial mobile communication service. Because the varactor diodes are used to select a specific frequency and to adjust the impedance characteristic of the selected frequency band, the proposed reconfigurable mixer can be achieved to similar performance across all of the tuning range. In addition, the designed reconfigurable mixer is applicable for the SDR system since it has a single signal path for the multi-band signals and wide band tuning range.

• Journal of Magnetics
• /
• 제18권2호
• /
• pp.178-182
• /
• 2013

We have developed a new non-conventional electron paramagnetic resonance (EPR) spectrometer, in which no resonant cavity was used. We previously demonstrated a wide frequency range operation of an EPR spectrometer using two loop antennas, one for a microwave transmission and the other for signal detection [1]. In contrast to Ref. [1], the utilization of a microstrip antenna as a transmitter enhanced a capability of wide-band operation. The replacement of conventional capacitors with varactor diodes makes resonance condition easily reproducible without any mechanical action during tuning and matching procedure since the capacitance of the diodes is controlled electronically. The operation of the new EPR spectrometer was tested by measuring a signal of 1,1-diphenil-2-picrylhydrazyl (DPPH) sample in the frequency range of 0.8-2.5 GHz.

• 한국멀티미디어학회논문지
• /
• 제14권5호
• /
• pp.614-621
• /
• 2011

본 논문은 Mobile-DTV 응용을 위한 광대역 DCO(Digitally Controlled Oscillator)의 설계에 대해 다룬다. DCO는 발전 주파수를 생성하는 회로로 ADPLL(All-digital Phase-locked Loop)의 핵심 블록이다. 본 논문에서는 광대역 DCO 설계를 위해 기존의 Fixed delay chain을 변형한 binary delay chain(BDC) 구조를 제안하였다. 제안된 구조는 $2^i$ 형태로 $0{\leq}i{\leq}n-1$ 범위의 서로 다른 지연시간을 갖는 여러개의 지연셀의 조합을 통해 발진 주파수를 생성한다. BDC 형태는 응용에 맞는 지연셀의 조합과 해상도를 선택할 수 있기 때문에 지연셀의 최적화가 가능하다. 제안된 DCO는 1.8V chartered $0.18{\mu}m$ CMOS 공정을 이용하여 Cadence사의 Spectre RF 툴에서 검증되었다. 실험결과 77MHz~2.07GHz의 주파수 대역파 3ps의 해상도를 나타내었다. 위상잡음은 Mobile-DTV 표준의 최대 주파수인 1675MHz에서 -101dBc/Hz@1MHz를 나타내었고 전력소모는 5.87mW를 나타내었다. 이는 ATSC-M/H, DVB-H, ISDB-T, T-DMB 등 Mobile-DTV의 표준을 만족한다.

• 한국전자파학회논문지
• /
• 제18권8호
• /
• pp.964-969
• /
• 2007

본 논문에서는 모바일 RFID 시스템 환경을 제시하였고, 그 환경에 적합한 저 잡음 차동 콜피츠 전압 제어 발진기를 구현하였다. 밀집 리더 환경에 맞춘 전압 제어 발진기는 $0.35{\mu}m$ 공정을 사용하였고, 주파수 범위는 RFID 주파수 범위인 $860{\sim}960 MHz$를 포함시킬 수 있도록 $1.55{sim}2.053 GHz$로 설계하였다. 2분주기 출력에서 측정한 위상 잡음은 오프셋 주파수가 40 kHz일 때 -106 dBc/Hz로 측정되었고, 1MHz일 때에는 -135 dBc/Hz로 측정되었다. 5 비트의 디지털 튜닝을 이용하여 낮은 발진기 이득(<45 MHz/V)을 갖게 하여 주파수 합성기에서의 위상 잡음 특성을 좋게 하였다. 설계한 차동 콜피츠 발진기의 FOM은 1.93 dB로 타 2 GHz 대역의 발진기들 보다 높게 측정되었다.