• 한국항행학회논문지
• /
• 제14권1호
• /
• pp.20-26
• /
• 2010

본 논문에서는 PHEMT 소자를 이용하여 100mW급 중전력 주파수 3체배기를 설계하였다. 이 주파수 3체배기는 목적하는 주파수 7.2 GHz를 얻기 위하여 2.4 GHz 입력주파수를 정수 체배하여, 3차 고조파를 발생시키는 비선형 소자를 이용하였다. 이 3체배기는 로드-풀 시뮬레이션을 이용하여 설계하였고 출력단에서 기본파와 2차 고조파를 억압하기 위하여 노치필터를 이용하였다. 설계된 3체배기는 출력전력이 21 dBm, 체배 이득이 6 dB이며 기본파는 약 20 dBc, 2차고조파는 약 30 dBc의 고조파억압특성을 나타내었다.

• 한국전자파학회논문지
• /
• 제24권10호
• /
• pp.971-978
• /
• 2013

본 논문에서는 65 nm RF CMOS 공정을 이용하여 26 GHz 위상 고정 루프(PLL)를 설계하고, 주파수 3체배기(tripler)를 이용하여 W 밴드 주파수 합성기를 설계하였다. 26 GHz VCO는 22.8~26.8 GHz, 3체배기의 출력은 74~75.6 GHz의 주파수 조정 범위를 갖는다. 제작한 주파수 합성기는 총 75.6 mW의 전력을 소모하며, 3체배기의 최종 출력은 1 MHz 오프셋에서 -75 dBc/Hz, 10 MHz 오프셋에서 -101 dBc/Hz의 위상 잡음 특성을 갖는다.

• 전자공학회논문지 IE
• /
• 제47권3호
• /
• pp.47-52
• /
• 2010

본 논문에서 P-HEMT를 이용한 100 mW급 중전력 주파수체배기를 제안한다. 3차 고조파 성분을 발생 시키는 비선형 장치를 이용하여 2.4GHz의 입력을 3체배 하여 7.2GHz 주파수를 얻도록 설계하였다. 주파수 체배기는 로드풀 모의실험 방식을 이용하여 설게 하였고 기본파와 2차 고조파가 억압된 노치 필터를 사용 하였다. 15dBm 입력에 약21dBm의 출력을 얻도록 하였다 즉 6dB의 변환 이득을 얻었고 기본파에서 20dBc 2차 고조파에서 30dBc의 고조파 억압을 하였다.

• 한국인터넷방송통신학회논문지
• /
• 제10권6호
• /
• pp.71-76
• /
• 2010

본 논문은 캐리어 주파수가 240 GHz인 THz 대역 송수신기에 있어서, 서브하모닉 믹서의 LO 주파수로 사용되는 120 GHz 국부발진기의 설계 및 제작에 관한 것이다. 120 GHz 국부발진기는 40 GHz PLL(Phase Locked Loop), 40 GHz 대역통과필터(Band Pass Filter), 3 체배기(frequency tripler), 120 GHz 대역통과필터로 구성되어 있으며, 3 체배기는 상용품을 이용하였다. 40 GHz PLL의 위상잡음은 100 kHz offset 주파수에서 -105 dBc/Hz의 성능을 보였고, 120 GHz의 대역통과필터의 중심주파수 119 GHz, 대역폭 5 GHz 일 때 삽입손실은 1.3 dB로 측정되었다. 제작된 120 GHz 국부발진기의 최종 출력은 6.6 dBm이었다.

• Journal of electromagnetic engineering and science
• /
• 제6권2호
• /
• pp.92-97
• /
• 2006

In this paper, a fully integrated Ku-band tripler differential MMIC voltage controlled oscillator(VCO), which consists of a differential VCO core and two triplers, is developed using high linearity InGaP/GaAs HBT technology. The VCO core generates an oscillation frequency of 3.583 GHz, an output power of 3.65 dBm, and a phase noise of -96.7 dBc/Hz at 100 kHz offset with a current consumption of 30 mA at a supply voltage of 2.9 V. The tripler shows excellent side band rejection of 23 dBc at 3 V and 12 mA. The tripler differential MMIC VCO produces an oscillation frequency of 10.75 GHz, an output power of -13 dBm and a phase noise of -89.35 dBc/Hz at 100 kHz offset.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.322-325
• /
• 2003

A 7/21GHz frequency tripler, using a commercially available packaged pHEMT, was designed and fabricated on 15mil RO3003 substrate. Frequency conversion is realized using the third harmonic current of an class B amplifier with rejection feedback at fundamental with optimum load conductance at the third harmonic. The fabricated frequency tripler has achieved a conversion loss of 0.7dB for an input power of 0dBm at 21GHz. The experimental results show good agreement with the harmonic balance simulation.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.247-251
• /
• 2001

본 논문에서는 MESFET을 이용하여 2670MHz에서 8010MHz로 주파수를 체배하는 Frequency Tripler를 설계 및 제작하였다. A급에 동작점을 두어 3차 하모닉 성분을 발생시켰고, λ$_{g}$/4 개방형 스터브와 대역통과 필터를 이용하여 기본주파수와 2차 하모닉성분을 억제하였다. 측정결과 0dBm의 입력신호에 대해 출력주파수인 8.16GHz에서 변환이득은 -0.33dB, -55dBc의 기본 주파수 억압, -33dBc의 2차 하모닉 성분의 억압을 얻었다. 2.5GHz～2.84GHz의 입력주파수에서 400MHz의 사용대역을 얻었다.

• 한국통신학회논문지
• /
• 제31권10A호
• /
• pp.1031-1036
• /
• 2006

본 논문은 APDP(Anti-Parallel Diode Pair)를 이용한 3체배기로서 출력단에 기존의 Coupled line BPF가 아닌 낮은 삽입손실과 작은 회로사이즈를 갖는 새로운 구조의 BPF를 제안하였다. 이 제안된 구조의 BPF는 인터디지털 캐패시터와 나선형 개방 스터브로 구성되어 있다. 제안된 BPF만의 삽입손실은 대역$(16.41{\sim}19.23GHz)$내에서 0.7dB이하의 특성을 나타내었다. 3체배기의 변환손실은 기본주파수 $5.72{\sim}6.28GHz$에서 약$16.6{\sim}18.5dB$(평탄도 ${\pm}1dB$)의 특성을 얻었으며 6GHz에서 기본주파수와 5차 고조파 억압특성은 각각 -32.16dBc와 -44.6dBc의 특성을 보였으며, 위상잡음 감쇠특성은 약 9.5dB@100kHz의 특성을 나타내었다.

• 전기전자학회논문지
• /
• 제22권4호
• /
• pp.1088-1092
• /
• 2018

In this paper, we propose a dual-mode frequency tripler using push-push and stacked FET structures. The proposed circuit can operate either in frequency multiplier mode or in amplifier mode. In the frequency multiplier mode, push-push frequency multiplication is achieved by allowing input signals with particular phase shifts. In the amplifier mode, the device operates as a distributed amplifier to obtain high gain. Also both modes were designed using stacked FET structure. The designed circuit showed frequency tripled output power of 9.7 dBm at 2.4 GHz with the input at 800 MHz. On the other hand, in the amplifier mode, the device showed 8.9 dB of gain to generate 19.5 dBm at 800 MHz.

• 한국산업정보학회논문지
• /
• 제20권1호
• /
• pp.49-55
• /
• 2015

This paper proposes a 2.4 GHz RF oscillator with a very low close-in phase noise performance. This is composed of a low frequency crystal oscillator and three frequency multipliers such as two doubler (X2) and one tripler (X3). The proposed oscillator is implemented as a hybrid type circuit design using a discrete silicon bipolar transistor. The measurement results of the proposed oscillator structure show -115 dBc/Hz close-in phase noise at 10 kHz offset frequency, while only dissipating 5 mW from a 1-V supply. Its close-in phase noise level is very close to that of a low frequency crystal oscillator with little degradation of noise performance. The proposed structure which is consisted of a low frequency crystal oscillator and a frequency multiplier provides new method to implement a low power low close-in phase noise RF local oscillator.