• 전자공학회논문지A
• /
• 제33A권3호
• /
• pp.140-151
• /
• 1996

In this paper, we analyze the variations of thermal characteristics of LD (laser diode) arrays packaged by a flip-chip bonding method. When we simulate the temperature distribution in LD arrays with a BEM (boundary element method) program coded in this paper, we find that thermal crosstalks in LD arrays packaged by the flip-chip bonding method increases by 250-340% compared to that in LD arrays packaged by previous methods. In the LD array module packaged by the flip-chip bonding technique without TEC (thermo-electric cooler), the important parameter is the absolute temperature of the active layer increased due cooler), the important parameter is the absolute temperature of th eactiv elayers of LD arrays to thermal crosstalk. And we find that the temperature of the active layers of LD arrays increases up to 125$^{\circ}C$ whenall four LDs, without a carefully designed heatsink, are turned on, assuming the power consumption of 100mW from each LD. In order to reduce thermal crosstalk we propose a heatsink sturcture which can decrease the temeprature at the active layer by 40%.

• 마이크로전자및패키징학회지
• /
• 제21권2호
• /
• pp.37-41
• /
• 2014

차세대 전자 소자 기술에서 전력전달은 소자의 전력을 낮추고 발열로 인한 문제 해결을 위해서 매우 중요한 기술로 대두되고 있다. 본 연구에서는 직사각형 ABL 전력 범프를 이용한, Cu-to-Cu 플립 칩 본딩 공정의 신뢰성 문제에 대해 살펴보았다. 다이 내 범프 높이 차이는 전기도금 후 CMP 공정을 진행했을 경우 약 $0.3{\sim}0.5{\mu}m$ 이었고, CMP 공정을 진행하지 않았을 경우는 약 $1.1{\sim}1.4{\mu}m$으로 나타났다. 또한 면적이 큰 ABL 전력 범프가 입출력 범프 보다 높이가 높게 나타났다. 다이 내 범프 높이 차이로 인해 플립 칩 본딩 공정 시 misalignment 문제가 발생하였고, 이는 본딩 quality 에도 영향을 미쳤다. Cu-to-Cu 플립 칩 공정을 위해선 다이 내 범프 높이 균일도와 Cu 범프의 평탄도 조절이 매우 중요한 요소라 하겠다.

• 한국정밀공학회지
• /
• 제27권7호
• /
• pp.7-12
• /
• 2010

In this paper, chip-on-glass(COG) interconnection with anisotropic conductive film(ACF) using lateral thermosonic bonding technology is considered. In general, thermo-compression bonding which is used in practice for flip-chip bonding suffers from the low productivity due to the long bonding time. It will be shown that the bonding time can be improved by using lateral thermosonic bonding in which lateral ultrasonic vibration together with thermo-compression is utilized. By measuring the internal temperature of ACF, the fast curing of ACF thanks to lateral ultrasonic vibration will be verified. Moreover, to prove the reliability of the lateral thermosonic bonding, observation of pressured mark by conductive particles, shear test, and water absorption test will be conducted.

• 마이크로전자및패키징학회지
• /
• 제30권4호
• /
• pp.98-104
• /
• 2023

대기 중 구리-구리 플립칩(flip-chip) 접합을 위해 제안된 효율적 공정의 실현 가능성을 평가하고자 구리(Cu) 필라(pillar) 상 다공성 구리층의 형성 및 액상 환원제 투입 후 열압착 접합을 실시하였다. 구리 필라 상 다공성 구리층은 아연(Zn) 도금-합금화 열처리-선택적 아연 에칭(etching)의 3단계 공정으로 제조되었는데, 형성된 다공성 구리층의 두께는 평균 약 2.3 ㎛였다. 본 플립칩 접합은 형성 다공성 구리층에 환원성 용제를 침투시킨 후, 반건조 과정을 거쳐 열압착 소결접합으로 진행하였다. 용제로 인한 구리 산화막의 환원 거동과 함께 추가 산화가 최대한 억제되면서 열압착 동안 다공성 구리층은 약 1.1 ㎛의 두께로 치밀해지며 결국 구리-구리 플립칩 접합이 완수되었다. 그 결과 10 MPa의 가압력 하에서 대기 중 300 ℃에서 5분간 접합 시 약 11.2 MPa의 접합부 전단강도를 확보할 수 있었는데, 이는 약 50% 이하의 필라들만이 접합된 결과로서, 공정 최적화를 통해 모든 필라들의 접합을 유도할 경우 20 MPa 이상의 강도값을 쉽게 얻을 수 있을 것으로 분석되었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2000년도 Proceedings of 5th International Joint Symposium on Microeletronics and Packaging
• /
• pp.43-55
• /
• 2000

In traditional electronic packages the die and the substrate are interconnected with fine wire. Wire bonding technology is limited to bond pads around the peripheral of the die. As the demand for I/O increases, there will be limitations with wire bonding technology. Flip chip technology eliminates the need for wire bonding by redistributing the bond pads over the entire surface of the die. Instead of wires, the die is attached to the substrate utilizing a direct solder connection. Although several steps and processes are eliminated when utilizing flip chip technology, there are several new problems that must be overcome. The main issue is the mismatch in the coefficient of thermal expansion (CTE) of the silicon die and the substrate. This mismatch will cause premature solder Joint failure. This issue can be compensated for by the use of an underfill material between the die and the substrate. Underfill helps to extend the working life of the device by providing environmental protection and structural integrity. Flux residues may interfere with the flow of underfill encapsulants causing gross solder voids and premature failure of the solder connection. Furthermore, flux residues may chemically react with the underfill polymer causing a change in its mechanical and thermal properties. As flip chip packages decrease in size, cleaning becomes more challenging. While package size continues to decrease, the total number of 1/0 continue to increase. As the I/O increases, the array density of the package increases and as the array density increases, the pitch decreases. If the pitch is decreasing, the standoff is also decreasing. This paper will present the keys to successful flip chip cleaning processes. Process parameters such as time, temperature, solvency, and impingement energy required for successful cleaning will be addressed. Flip chip packages will be cleaned and subjected to JEDEC level 3 testing, followed by accelerated stress testing. The devices will then be analyzed using acoustic microscopy and the results and conclusions reported.

• 마이크로전자및패키징학회지
• /
• 제19권3호
• /
• pp.71-76
• /
• 2012

SnBi 저온솔더의 플립칩 공정을 이용한 스마트 의류용 칩 접속공정에 대해 연구하였다. 캐리어 필름에 형성한 Cu 리드프레임을 $130^{\circ}C$에서 직물에 열압착 시킴으로써 Cu 리드프레임이 전사된 직물 기판을 형성하였다. 칩 시편에 SnBi 페이스트를 도포하여 솔더범프를 형성한 후 직물 기판의 Cu 리드프레임에 배열하고 $180^{\circ}C$에서 60초 동안 유지시켜 플립칩 본딩하였다. SnBi 저온솔더를 사용하여 형성된 스마트 의류용 플립칩 접속부의 평균 접속저항은 $9m{\Omega}$이었다.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2007년 추계학술발표대회 개요집
• /
• pp.223-226
• /
• 2007

본 연구에서는 Ag anisotropic conductive adhesive(ACA)의 종류, 경화 조건 및 안테나 패턴의 재질에 따른 flip chip bonding된 RFID die의 접합부 신뢰성이 조사되었다. 접합강도 측정에 의하여 접합강도가 최적화되는 공정 시간을 결정할 수 있었으며, 그러한 최적의 공정조건에서는 paste-type Ag ink로 인쇄된 안테나 상에서의 RFID die의 접합강도가 Cu 재질 안테나에 비해 상대적으로 높게 측정됨을 알 수 있었다. RFID tag의 인식거리 측정 시험을 통하여 적절한 경화 조건이 적용된다면 안테나의 재질이 인식거리 변화에 가장 주요한 영향을 미치는 인자임을 알 수 있었다. 아울러 Cu 안테나 패턴은 RFID die의 접합 과정에서 곡률을 가지며 휘어지면서 인식거리와 관련된 long-tem reliability를 악화시킬 수 있음을 관찰할 수 있었다.

• Journal of Welding and Joining
• /
• 제33권5호
• /
• pp.41-46
• /
• 2015

The snap cure NCP(non-conducive paste) adhesive material is essentially required for the high productivity flip chip bonding process. In this study, the accessibility of DEA(dielectric analysis) method for the evaluation of snap cure behavior was investigated with comparison to the isothermal DSC(differential scanning calorimetry) method. NCP adhesive was mainly formulated with epoxy resin and imidazole curing agent. Even though there were some noise in the dielectric loss factor curve measured by DEA, the cure start and completion points could be specified clearly through the data processing of cumulation and deviation method. Degree of cure by DEA method which was measured from the variation of the dielectric loss factor of adhesive material was corresponded to about 80% of the degree of cure by DSC method which was measured from the heat of curing reaction. Because the adhesive joint cured to the degree of 80% in the view point of chemical reaction reveals the sufficient mechanical strength, DEA method is expected to be used effectively in the estimation of the high speed curing behavior of snap cure type NCP adhesive material for flip chip bonding.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.183-184
• /
• 2007

A 40 Gb/s transimpedance amplifier IC was designed and fabricated with a InP/InGaAs HBTs technology. In this study, we interconnect 40Gbps trans impedance amplifier IC to a duroid substrate by a flip chip bonding instead of conventional wire bonding for interconnection. For flip chip bonding, we developed fine pitch bump with the $70{\mu}m$ diameter and $150{\mu}m$ pitch using WLP process. To study the effect of WLP, electrical performance was measured and analyzed in wafer and package module using WLP. The Small signal gains in wafer and package module were 7.24 dB and 6.93dB respectively. The difference of small signal gain in wafer and package module was 0.3dB. This small difference of gain is due to the short interconnection length by bump. The characteristics of return loss was under -10dB in both wafer and module. So, WLP process can be used for millimeter wave GaAs MMIC with the fine pitch pad and duroid substrate can be used in flip chip bonding process.

• 마이크로전자및패키징학회지
• /
• 제20권3호
• /
• pp.63-69
• /
• 2013

Package on Package(PoP)용 하부 패키지에 대해 플립칩 본딩으로 칩을 기판에 실장한 패키지와 die attach film(DAF)을 사용하여 칩을 기판에 접착한 패키지의 warpage 특성을 비교하였다. 플립칩 본딩으로 칩을 기판에 실장한 패키지와 DAF를 사용하여 칩을 기판에 실장한 패키지는 솔더 리플로우 온도인 $260^{\circ}C$에서 각기 $57{\mu}m$와 $-102{\mu}m$의 warpage를 나타내었다. 상온에서 $260^{\circ}C$ 사이의 온도 범위에서 플립칩 실장한 패키지는 $-27{\sim}60{\mu}m$ 범위의 warpage를 나타내는 반면에, DAF 실장한 패키지는 $-50{\sim}-153{\mu}m$ 범위의 warpage를 나타내었다.