• 한국정보통신학회논문지
• /
• 제25권1호
• /
• pp.20-26
• /
• 2021

오늘날의 시스템들은 더 빠른 실행 속도와 더 적은 전력 소모를 위해 하드웨어와 소프트웨어 요소를 함께 포함하고 있다. 기존 하드웨어 및 소프트웨어 공동 설계에서 소프트웨어와 하드웨어의 비율은 설계자의 경험적 지식에 의해 나뉘었다. 설계자들은 반복적으로 가속기와 응용 프로그램을 재구성하고 시뮬레이션하며 최적의 결과를 찾는다. 설계를 변경하며 반복적으로 시뮬레이션하는 것은 시간이 많이 소모되는 일이다. 본 논문에서는 에너지 효율적인 FPGA 가속기 설계를 위한 하드웨어 및 소프트웨어 공동 설계 플랫폼을 제안한다. 제안하는 플랫폼은 가속기를 구성하는 주요 성분을 변수화해 응용 프로그램 코드와 하드웨어 코드를 자동으로 생성하여 설계자가 적절한 하드웨어 비율을 쉽게 찾을 수 있도록 한다. 공동 설계 플랫폼은 Xilinx Alveo U200 FPGA가 탑재된 서버에서 Vitis 플랫폼을 기반으로 동작한다. 공동 설계 플랫폼을 통해 1000개의 행을 가지는 두 행렬의 곱셈 연산 가속기를 최적화한 결과 응용프로그램보다 실행 시간이 90.7%, 전력 소모가 56.3% 감소하였다.

• Nuclear Engineering and Technology
• /
• 제54권7호
• /
• pp.2444-2452
• /
• 2022

The field-programmable gate array (FPGA) is gaining popularity in industrial automation such as nuclear power plant instrumentation and control (I&C) systems due to the benefits of having non-existence of operating system, minimum software errors, and minimum common reason failures. Separate functions can be processed individually and in parallel on the same integrated circuit using FPGAs in comparison to the conventional microprocessor-based systems used in any plant operations. The use of FPGAs offers the potential to minimize complexity and the accompanying difficulty of securing regulatory approval, as well as provide superior protection against obsolescence. Wireless sensor networks (WSNs) are a new technology for acquiring and processing plant data wirelessly in which sensor nodes are configured for real-time signal processing, data acquisition, and monitoring. ZigBee (IEEE 802.15.4) is an open worldwide standard for minimum power, low-cost machine-to-machine (M2M), and internet of things (IoT) enabled wireless network communication. It is always a challenge to follow the specific topology when different Zigbee nodes are placed in a large network such as a plant. The research article focuses on the hardware chip design of different topological structures supported by ZigBee that can be used for monitoring and controlling the different operations of the plant and evaluates the performance in Vitex-5 FPGA hardware. The research work presents a strategy for configuring FPGA with ZigBee sensor nodes when communicating in a large area such as an industrial plant for real-time monitoring.

• Nuclear Engineering and Technology
• /
• 제55권4호
• /
• pp.1332-1341
• /
• 2023

Beam position measurement system can not only provide the beam position monitoring, but also be used for global orbit correction to reduce beam loss risk and maximize acceptance. The Beam Position Monitors (BPM) are installed along the synchrotron to acquire beam position with the front-end electronics and data acquisition system (DAQ). To realize high precision orbit measurement in the main heavy ion synchrotron and cooling storage ring of heavy-ion research facility in Lanzhou (HIRFL-CSRm), a series of alignment and calibration work has been implemented on the BPM and its DAQ system. This paper analyzed the tests performed in the laboratory as well as with beam based on the developed algorithms and hardware. Several filtering algorithms were designed and implemented on the acquired BPM raw data, then the beam position and resolution were calculated and analyzed. The results show that the position precision was significantly improved from more than 100 ㎛ to about 50 ㎛ by implementing the new designed filtering algorithm. According to the analyzation of the measurement results and upcoming physical requirements, further upgrade scheme for the BPM DAQ system of CSRm based on field programmable gate array (FPGA) technology was proposed and discussed.

• 전기전자학회논문지
• /
• 제27권4호
• /
• pp.601-609
• /
• 2023

본 논문에서는 DC 계통의 지락고장시 고속 고장진단을 위해 FPGA를 이용한 인공지능기반 고장진단 방법을 제안한다. 인공지능 알고리즘을 고장진단에 적용시 많은 연산량과 대용량의 실시간 데이터 처리가 요구된다. 또한 DC 계통에서의 고장 및 사고는 고장 전류의 빠른 상승률로 인하여 DC 차단기가 고속 차단능력이 필요하다. 인공지능기반 고속 고장진단이 가능한 FPGA를 사용하여 DC 차단기가 더 빠르게 동작함으로써, DC 차단기의 차단용량을 줄일 수 있다. 따라서 본 논문에서는 Matlab Simulink를 이용하여 DC계통의 고장 모의를 통해 고장데이터를 수집하여 지능형 고속 진단 알고리즘 구현하였으며, FPGA에 지능형 고속고장 진단 알고리즘을 적용 및 성능검증을 하였다.

• Nuclear Engineering and Technology
• /
• 제55권10호
• /
• pp.3822-3830
• /
• 2023

The large-area Compton camera (LACC), featuring significantly high detection sensitivity, was developed for high-speed localization of gamma-ray sources. Due to the high gamma-ray interaction event rate induced by the high sensitivity, however, the multiplexer-based data acquisition system (DAQ) rapidly saturated, leading to deteriorated energy and imaging resolution at event rates higher than 4.7 × 10³ s^-1. In the present study, a new simultaneous multi-channel DAQ was developed to improve the energy and imaging resolution of the LACC even under high event rate conditions (10⁴-10⁶ s^-1). The performance of the DAQ was evaluated with several point sources under different event rate conditions. The results indicated that the new DAQ offers significantly better performance than the existing DAQ over the entire energy and event rate ranges. Especially, the new DAQ showed high energy resolution under very high event rate conditions, i.e., 6.9% and 8.6% (for 662 keV) at 1.3 × 10⁵ and 1.2 × 10⁶ s^-1, respectively. Furthermore, the new DAQ successfully acquired Compton images under those event rates, i.e., imaging resolutions of 13.8° and 19.3° at 8.7 × 10⁴ and 10⁶ s^-1, which correspond to 1.8 and 73 μSv/hr or about 18 and 730 times the background level, respectively.

• 한국항행학회논문지
• /
• 제26권6호
• /
• pp.441-447
• /
• 2022

본 논문에서는 주파수 오차 및 위상 오차가 존재하는 텔레메트리 시스템에 적용하기 위한 FLL-assisted-PLL 기반의 시각 동기 알고리즘을 제안한다. 텔레메트리 시스템은 분산 획득 장치들로부터 상태 정보를 계측하여 비행 상태를 분석할 수 있는 데이터를 생성하며, 각 상태 정보를 오차 없이 수집하기 위해서는 마스터와 슬레이브간의 정밀한 시각 동기가 필요하다. 이때, 마스터의 시각펄스에는 외부 및 내부 요소로 인하여 발생할 수 있는 주파수 및 위상 변화가 존재하므로 지속적으로 텔레메트리 데이터를 제공하기 위해서 정밀 시각 동기를 유지할 수 있는 방법이 반드시 필요하다. 본 논문에서는 고속 시각동기가 가능할 뿐만 아니라 넓은 범용성, 높은 시각 동기 정밀도를 갖는 FLL-assisted-PLL 기반의 시각 동기 알고리즘을 제안하고 구현을 통해 타당성을 검증하였다. 이때 이론적인 성능 검증을 위하여 파이썬 기반의 시뮬레이션을 수행하였으며, 실제 텔레메트리 시스템에 적용하기 위해 FPGA 내에 VHDL 로직을 구현하여 주파수 오차 및 위상 오차에 따른 성능 평가를 수행하였다.

• Nuclear Engineering and Technology
• /
• 제56권1호
• /
• pp.216-221
• /
• 2024

Ion cyclotron range of frequency (ICRF) heating system is an important auxiliary heating method in the experimental Advanced Superconducting Tokamak (EAST). In EAST, several megawatts of power are transmitted with coaxial transmission lines and coupled to the plasma. For the long pulse and high power operation of the ICRF waves heating system, it is very important to effectively control the power and initial phase of the ICRF signals. In this paper, a power and phase feedback control system is described based on field programmable gate array (FPGA) devices, which can realize complicated algorithms with the advantages of fast running and high reliability. The transmitted power and antenna phase are measured by a power and phase detector and digitized. The power and phase feedback control algorithms is designed to achieve the target power and antenna phase. The power feedback control system was tested on a dummy load and during plasma experiments. Test results confirm that the feedback control system can precisely control ICRF power and antenna phase and is robust during plasma variations.

• 한국항행학회논문지
• /
• 제28권3호
• /
• pp.315-322
• /
• 2024

본 논문에서는 정해진 시간 내에 프레임을 전송해야 하는 텔레메트리 시스템에 적용하기 위한 실시간 운영체제 기반의 PCM 엔코더를 제안한다. 대형 비행체의 경우 각 센서 및 주변장치로부터 많은 상태 정보들을 계측하므로 시스템의 복잡성이 높아지는 추세이다. 또한 계측 데이터가 많아지면서 정해진 시간 내에 프레임을 전송하기 위한 PCM 엔코더의 역할이 중요해지고 있다. 기존 일반적인 엔코더는 규격이 변경되거나, 추가 기능 구현 시 유연성이 떨어지므로 이를 보완하기 위한 설계가 필요하다. 이에 작은 임베디드 소프트웨어에 탑재가 가능한 실시간 운영체제인 uC/OS-II를 적용한 PCM 엔코더 설계를 제안한다. 또한, 타당성을 확인하기 위해 태스크의 실행시간을 측정하는 시뮬레이션을 수행하여 성능을 확인하였다.

• 한국정보통신학회논문지
• /
• 제5권7호
• /
• pp.1332-1339
• /
• 2001

SoC(System on Chip) 기술은 높은 융통성을 제공하므로 실장제어 분야에서 널리 활용되고 있다. 실장제어 시스템은 소프트웨어와 하드웨어를 동시에 개발하여야 하므로 많은 시간과 비용이 소요된다. 이러한 설계시간과 비용을 줄이기 위해 고급언어 컴파일러에 적합한 명령어 세트를 가지는 마이크로프로세서가 요구된다. 또한 FPGA(Field Programmable Gate Array)에 의한 설계검증이 가능해야 한다. 본 논문에서는 소형 실장제어 시스템에 적합한 EISC(Extendable Instruction Set Computer) 구조에 기반한 16 비트 FPGA 마이크로프로세서인 EISC16을 제안한다. 제안한 EISC16은 짧은 길이의 오프셋과 작은 즉치값을 가진 16 비트 고정 길이 명령어 세트를 가진다. 그리고 16 비트 오프셋과 즉치 값은 확장 레지스터와 확장 플래그를 사용하여 확장한다. 또한, IBM-PC와 SUN 워크스테이션 상에서 C/C++ 컴파일러 빛 응용 소프트웨어를 설계하였다. 기존 16 비트 마이크로프로세서들의 C/C++ 컴파일러를 만들고 표준 라이브러리의 목적 코드를 생성하여 크기를 비교한 결과 제안한 EISC16의 코드 밀도가 높음을 확인하였다. 제안한 EISC16은 Xilinx의 Vertex XCV300 FPGA에서 RTL 레벨 VHDL로 설계하여 약 6,000 게이트로 합성되었다. EISC16은 ROM, RAM, LED/LCD 판넬, 주기 타이머, 입력 키 패드, 그리고 RS-232C 제어기로 구성한 테스트 보드에서 동작을 검증하였다. EISCl6은 7MHz에서 정상적으로 동작하였다.

• 한국정보통신학회논문지
• /
• 제21권6호
• /
• pp.1061-1068
• /
• 2017

RVDT(Rotary Variable Differential Transformer)는 각도 변위를 측정하는 센서로써 출력 신호는 DSBSC-AM(Double SideBand Suppressed Carrier AM) 신호이기 때문에 출력 신호로부터 각도 변위를 알아내기 위하여 DSBSC-AM 복조 과정이 필요하다. 본 논문에서는 DSBSC-AM 신호의 복조기인 코스타스 루프를 수정하여 RVDT 출력 신호로부터 각도 변위를 추출하는 DADC(Digital Angle to DC)를 FPGA(Field Programmable Gate Array)로 구현하였다. 본 논문에서 설계된 DADC는 4선식과 5선식 RVDT에 적용가능하며, 코스타스 루프의 사용으로 기존의 아날로그 신호처리기와는 달리 외부의 소자를 사용하지 않고 RVDT 입력여기신호와 출력신호 사이의 위상 차이를 정확하게 보정할 수 있다. 또한 선형성 향상을 위하여 디지털 신호처리 기법이 적용되어 DADC는 기존의 아날로그 신호처리기의 선형성 오차 0.05%보다 적은 0.035%의 선형성 오차를 보였다. 구현된 DADC의 기능과 성능 테스트는 상용 RVDT 센서와 ADC(Analog to Digital Converter), 아날로그 출력단으로 구성된 통합 실험환경을 구성하여 진행하였다.