Browse > Article

Design and Implementation of a 128-bit Block Cypher Algorithm SEED Using Low-Cost FPGA for Embedded Systems  

Yi, Kang (한동대학교 전산전자공학부)
Park, Ye-Chul (한동대학교 전산전자공학부)
Abstract
This paper presents an Implementation of Korean standard 128-bit block cipher SEED for the small (8 or 16-bits) embedded system using a low-cost FPGA(Field Programmable Gate Array) chip. Due to their limited computing and storage capacities most of the 8-bits/16-bits small embedded systems require a separate and dedicated cryptography processor for data encryption and decryption process which require relatively heavy computation job. So, in order to integrate the SEED with other logic circuit block in a single chip we need to invent a design which minimizes the area demand while maintaining the proper performance. But, the straight-forward mapping of the SEED specification into hardware design results in exceedingly large circuit area for a low-cost FPGA capacity. Therefore, in this paper we present a design which maximize the resource sharing and utilizing the modern FPGA features to reduce the area demand resulting in the successful implementation of the SEED plus interface logic with single low-cost FPGA. We achieved 66% area accupation by our SEED design for the XC2S100 (a Spartan-II series FPGA from Xilinx) and data throughput more than 66Mbps. This Performance is sufficient for the small scale embedded system while achieving tight area requirement.
Keywords
SEED; 128-bit symmetric block cipher algerian; FPGA; hardware design; embedded system; cryptography processor;
Citations & Related Records
Times Cited By KSCI : 3  (Citation Analysis)
연도 인용수 순위
1 Young-He Seo, Jong-Hyeon Kim, Yong-Jin Jung, and Dong-Wook Kim, 'An Area Efficient Implementation of 128-bit Block Cipher, SEED,' ITC-CSCC 2000, Korea, 2000. (r)
2 한국정보보호진흥원(KISA), 128비트 블록 암호알고리즘 표준,
3 Rob A. Rutenbar, Max Baron, Thomas Daniel, Rajeev Jayaraman, Zvi Or-Bach, Jonathan Rose, Carl Sechen '(When) Will FPGAs Kill ASICs,' Proceedings of the 38th conference on Design automation June 2001, pp.321-322
4 엄성용, 이규원, 박선화, 'SEED 블록 암호 알고리즘의 파이프라인 하드웨어 설계' 정보과학회 논문지, 시스템 및 이론 제 30권 제 3호, pp.149-159, 2003년 4 월   과학기술학회마을
5 엄성용, 이규원, 'SEED 블록 암호 알고리즘의 파이프라인 하드웨어 설계에 관한 연구' 한국정보과학회 가을학술발표논문집(III), 2001, 10 pp.43-45   과학기술학회마을
6 채수봉, 김기용, 조용범, 'Pipeline 구조의 SEED 암호 화 프로세서 구현 및 설계', 대한전자공학회 02 하계 종합학술대회 논문집(2) 2002.06, pp.125-128   과학기술학회마을
7 Miron Abramovici, Jose T. de Sousa, Daniel Saab, 'A massively-parallel easily-scalable satisfiability solver using reconfigurable hardware,' Proceedings of the 36th ACM/IEEE conference on Design automation conference June 1999   DOI
8 신종호, 강준우, 'SEED 블록 암호 알고리즘의 단일 칩 연구', 대한전자공학회 하계종합학술대회 논문집, 제23권, 제1호, 한국외국어대학교 전자제어공, pp.165-168, 2000
9 전신우, 정용진, '128비트 SEED 암호화 알고리즘의 고속처리를 위한 하드웨어 구현' 통신정보보호화회논문집, 제 11권, 제 1호, 2001, 2   과학기술학회마을
10 김종현, 서영호, 김동욱, '블록 암호 알고리즘 SEED 의 면적 효율성을 고려한 FPGA 구현' 정보과학회논문지, 컴퓨팅의 실제 제7권, 제4호, pp.372-381, 2001 년 8월   과학기술학회마을
11 정진욱, 최병윤, 'SEED와 TDES 암호 알고리즘을 구현하는 암호 프로세서의 VLSI 설계', 대한전자공학회 하계 종합 학술대회 논문집, 제23권, 제1호, 2000. 6 pp.166-172   과학기술학회마을