• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제13권9호
• /
• pp.4645-4664
• /
• 2019

It is significant to construct deterministic measurement matrices with easy hardware implementation, good sensing performance and good cryptographic property for practical compressed sensing (CS) applications. In this paper, a deterministic construction method of bipolar chaotic measurement matrices is presented based on binary sequence family (BSF) and Chebyshev chaotic sequence. The column vectors of these matrices are the sequences of BSF, where 1 is substituted with -1 and 0 is with 1. The proposed matrices, which exploit the pseudo-randomness of Chebyshev sequence, are sensitive to the initial state. The performance of proposed matrices is analyzed from the perspective of coherence. Theoretical analysis and simulation experiments show that the proposed matrices have limited influence on the recovery accuracy in different initial states and they outperform their Gaussian and Bernoulli counterparts in recovery accuracy. The proposed matrices can make the hardware implement easy by means of linear feedback shift register (LFSR) structures and numeric converter, which is conducive to practical CS.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 춘계학술발표대회
• /
• pp.1474-1477
• /
• 2009

본 논문에서는 ASR(Arithmetic Shift Register)과 SHA-2로 구성된 32비트 출력의 새로운 스트림 암호 ASC를 제안한다. ASC는 소프트웨어 및 하드웨어 구현이 쉽게 디자인된 스트림 암호 알고리즘이다. 특히 계산능력이 제한된 무선 통신장비에서 빠르게 수행할 수 있도록 개발되었다. ASC는 다양한 길이(8-32바이트)의 키를 지원하고 있으며, 워드 단위로 연산을 수행한다. ASC는 매우 간결한 구조를 가지고 있으며 선형 궤환 순서기(Linear Feedback Sequencer)로 ASR을 적용하였고, 비선형 순서기(Nonlinear sequencer)로 SHA-2를 적용하여 크게 두 부분으로 구성되어 있는 결합 함수(combining function) 스트림 암호이다. 그리고 8비트, 16비트, 32비트 프로세스에서 쉽게 구현이 가능하다. 제안한 스트림 암호 ASC는 최근에 표준 블록 암호로 제정된 AES, ARIA, SEED등의 블록 암호보다는 6-13배 빠른 결과를 보여주고 있으며, 안전성 또한 현대 암호 알고리즘이 필요로 하는 안전성을 만족하고 있다.

• International journal of advanced smart convergence
• /
• 제13권2호
• /
• pp.35-43
• /
• 2024

In this paper, we propose two 127-bit LFSR (Linear Feedback Shift Register)-based OTP (One-Time Password) generators. One is a 9-digit decimal OTP generator with thirty taps, while the other is a 12-digit OTP generator with forty taps. The 9-digit OTP generator includes only the positions of Fibonacci numbers to enhance randomness, whereas the 12-digit OTP generator includes the positions of prime numbers and odd numbers. Both proposed OTP generators are implemented on an Arduino module, and randomness evaluations indicate that the generators perform well across six criteria and are straightforward to implement with Arduino.

• 한국정보처리학회논문지
• /
• 제5권9호
• /
• pp.2378-2387
• /
• 1998

본 논문에서는 VLSI 회로의 내장 자체 테스트(Built-In Self-Test)를 위한 효율적인 공간 응답 압축기의 설계 방식을 제안한다. 제안하는 공간 압축기의 설계 방식은 테스트 대상 회로의 구조와는 독립적으로 적용할 수 있다. 기존의 공간 응답 압축기는 하드웨어 오버헤드(hardware overheads)가 크고, 고장 응답을 비고장 응답으로 변환시키는 에일리어싱(aliasing)에 의해 고장 검출률(fault coverage)을 감소시켰으나, 제안하는 방식에 의해 설계된 공간 응답 압축기는 기존의 방법에 비해 하드웨어 오버헤드가 작고, 고장 검출률을 감소시키지 않는다. 또한, 제안하는 방식은 일반적인 N-입력 논리 게이트로 확장이 가능하여 테스트 대상 회로의 출력 시퀸스에 따른 가장 효율적인 공간 응답 압축기를 설계할 수 있다. 제안한 설계 방식은 SUN SPARC Workstation 상에서 C 언어를 사용하여 구현하며, ISCAS'85 벤치마크 회로를 대상으로 선형 피드백 시프트 레지스터(Linear Feedback Shift Registers)에 의해 생성된 의사 랜덤(pseudo random)패턴을 입력원으로 사용하여 시뮬레이션을 수행하므로써 그 타당성과 효율성을 입증한다.

• 한국정보처리학회논문지
• /
• 제7권8호
• /
• pp.2421-2429
• /
• 2000

무선 통신 기술의 발달로 인해 이동통신의 사용이 전보다 훨씬 편리해 졌으며 최근 이동 통신 사용자들은 언제, 어디서나 누구와도 통신이 가능하게 되었다. 하지만 이동 통신은 무선채널을 사용함으로서 통신 당사자는 심각한 보안 위협에 노출된다. 안전한 통신채널을 제공하기 위한 방법은 이동통신망의 발전에 필수적이라 하겠다. 본 논문에서는 GSM망으로의 로밍 서비스를 제공하기 위한 인증 및 메시지 암호 알고리즘에 대하여 논한다. GSM 암호 시스템에 적용 가능한 인증 및 암호 알고리즘을 제안하기 위해 GSM망의 보안구조에 관하여 간략히 소개한다. 사용자 인증 알고리즘은 새로운 해쉬함수를 그리고 메시지 암호화를 위한 스트림 암호기는 LFSR(Linear Feedback Shift Resgister)을 사용한다. 각 알고리즘은 C언어로 구현하였으며 IBM PC 상에서 시뮬레이션 하였다. 또한 통계적 분석 기법을 사용하여 개발된 알고리즘의 출력 특성을 분석한다.

• 대한전자공학회논문지SD
• /
• 제45권6호
• /
• pp.43-48
• /
• 2008

일반적으로 자체 테스트 동작은 입력 벡터들 사이에 상호 연관성이 없기 때문에 더 많은 전력을 소비하는 것으로 알려져 있다. 이러한 점은 회로에 손상을 유발할 뿐 아니라 배터리 수명에도 악영향을 미치기 때문에 반드시 해결되어야 할 과제 중 하나이다. 이를 위해 본 논문에서는 새로운 방식의 BIST(Built-In Self Test) 구조를 제안하여 테스트 동작에서의 천이를 감소시키고, 이를 통해 전력소모를 줄이고자 한다. 제안하는 구조에서는 LFSR(Linear Feedback Shift Register)을 통해 생성되는 pseudo-random 테스트 벡터가 스캔 경로로 들어가기 전에 3 bit씩 모아 더 적은 천이를 가지는 4 bit의 패턴으로 변형한다. 이러한 변형과 그에 대한 복원 과정은 기존의 스캔 BIST 구조에서 Bit Generator와 Bit Dropper라는 모듈을 추가하여 간단히 구현하였다. 제안하는 구조를 ISCAS'89 benchmark 회로에 적용한 결과 약 62%의 천이 감소를 확인하였고 이를 통해 제안하는 구조의 효율성을 검증하였다.

• 정보보호학회논문지
• /
• 제13권5호
• /
• pp.137-145
• /
• 2003

무선통신의 발달로 인해 사람들은 언제, 어디서나 서로 통화할 수 있는 시대에 살고 있다. 하지만, 이동통신의 개방성은 심각한 보안위협에 노출되며, 안전한 통신채널을 제공하기 위해 이동통신망에서 보안은 필수적이다. 이동통신망의 보안을 위해서 사용하는 가장 일반적인 방법중의 하나는 스트림 암호이다. 일반적으로, 이 스트림 암호는 LFSR (Linear Feedback Shift Reigster)을 주로 사용하여 구현된다. 본 고에서는 이동통신망의 스트림 암호의 비도를 향상시키기 위해서 블록 암호알고리즘에서 주로 사용하는 S박스의 변형된 메커니즘을 제안하며. 이 메커니즘은 랜덤성을 고려한 3개의 변형된 S박스 메커니즘이다. 일반적으로, S박스는 비선형 특성을 가진 함수로서 임의 데이터를 공격에 더 강하도록 만들어준다. 제안된 알고리즘의 랜덤성 테스트는 Ent 의사난수 테스트 프로그램을 사용하고, 실험결과 각각의 테스트에서 기존의 스트림 알고리즘보다 더 좋은 랜덤성과 serial correlation coefficient를 가진다는 것을 증명한다.

• 한국통신학회논문지
• /
• 제29권5C호
• /
• pp.706-715
• /
• 2004

본 논문에서 제안되는 워터마크(Watermark) 삽입 알고리즘은 웨이블릿 변환 영역에서 구성되는 부대역간의 트리구조(Tree structure)와 공간 영역에서의 윤곽선 정보를 이용하여 워터마크를 삽입할 영역을 결정하고 삽입한다. 먼저 생성되는 고주파 성분의 부대역으로부터 저주파 부대역으로 중요 주파수 영역을 예측하게 되는데 웨이블릿 변환영역에서 구성된 트리구조에서 높은 주파수를 가지는 LHI 부대역을 4${\times}$4의 부행렬(Submatrix)로 나누고 행렬에 대한 평균과 이들에 의해 구성되는 블록 행렬(Block matrix)로부터 전체 평균 및 워터마크 삽입에 이용될 임계값을 얻는다. 또한 주파수 영역에서 구해진 에너지 특성에 대한 블록 행렬과 공간 영역에서 얻어진 영상의 윤곽선 정보에 의해 워터마크가 삽입될 위치인 키맵(Keymap)이 구해진다. 구해진 키맵에 따라서 LFSR(Linear feedback shift register)을 이용하여 발생된 무작위 순열(Random sequence)를 웨이블릿 도메인에서 이웃 웨이블릿 계수간의 관계를 이용하여 삽입한다. 최종적으로 역 웨이블릿 변환을 취함으로써 워터마크가 삽입된 영상을 생성한다. 제안된 워터마킹 알고리즘은 JPEG과 같은 압축과 Blurring, Sharpening, 그리고 가우시안(Gaussian) 잡음 등의 공격에 대해서도 기존의 방식에 비해 약 2㏈ 절도 높은 PSNR(Peak signal to noise ratio)를 보이면서 2%에서 8% 정도 높은 NR(Normalized correlation)를 가져서 좋은 특성을 나타냈다.

• 전기전자학회논문지
• /
• 제7권1호
• /
• pp.9-15
• /
• 2003

본 논문은 암호화 장치 및 오류정정부호화 장치 등에서 핵심적으로 사용되고 있는 유한체승산기(finite-field multiplier)의 최적화된 구조를 제안한다. 제안된 구조는 LFSR(Linear Feedback Shift Register)구조를 갖는 유한체 승산기에서 소비전력과 회로면적을 최소화 하여 기존의 LFSR 구조를 바탕으로 하는 유한체 승산기에 비하여 효율적인 승산을 이루도록 한다. 기존의 LFSR 구조의 유한체 승산기는 m비트의 다항식을 승산 하는데 3${\cdot}$m개의 플립플롭(flip-flop)이 필요하다. 1개의 플립플롭은 2개의 래치(latch)로 구성되기 때문에 6${\cdot}$m개의 래치가 소요된다. 본 논문에서는 4${\cdot}$m개의 래치(m 개의 플립플롭과 2${\cdot}$m개의 래치)로 m 비트의 다항식을 승산 할 수 있는 유한체 승산기를 제안하였다. 본 논문의 유한체 승산기는 기존의 LFSR 구조의 유한체 승산기에 비하여 회로구현에 필요한 래치의 개수가 1/3(약 33%)이 감소하였다. 결과적으로 기존의 방법에 비하여 저 소비전력 및 저 면적의 유한체 승산기를 암호화 장치 및 오류정정부호화 장치 등에서 효과적으로 사용이 가능하다.

• 한국정보통신학회논문지
• /
• 제12권7호
• /
• pp.1235-1242
• /
• 2008

본 논문에서는 $0.18{\mu}m$ triple-well CMOS 공정을 사용하여 포톤계수 방식의 $32{\times}32$ 픽셀 어레이를 갖는 CMOS ray 영상센서를 설계하였다. 설계된 영상센서의 카픽셀은 $100{\times}100\;{\mu}m2$ 면적을 가지고 있고 약 400개의 트랜지스터로 구성되어 있으며, 범프 본딩을 통해 ray 검출기와 CSA(Charge Sensitive Amplifier)의 연결을 위한 $50{\times}50{\mu}m2$의 오픈패드를 가지고 있다. 각각의 싱글픽셀 CSA에서 전압 바이어스 회로를 사용한 folded cascode CMOS OP amp 대신 레이아웃 면적을 줄이기 위하여 self biased folded cascode CMOS OP amp를 이용하였으며, 계수 모드 진입 전후에 CLK에서 발생 할 수 있는 short pulse를 제거하는 15bit LFSR 계수기 (Linear Feedback Shift Register Counter) 클럭 발생회로를 제안하였으며, 읽기 모드에서 CMOS X-ray 영상센서의 최대 전류를 줄이기 위하여 열 어드레스 디코더를 이용하여 한 열씩 읽도록 설계하였다.