• 제목/요약/키워드: Error amplifier

검색결과 311건 처리시간 0.024초

Radiation-hardened-by-design preamplifier with binary weighted current source for radiation detector

  • Minuk Seung;Jong-Gyun Choi ;Woo-young Choi;Inyong Kwon
    • Nuclear Engineering and Technology
    • /
    • 제56권1호
    • /
    • pp.189-194
    • /
    • 2024
  • This paper presents a radiation-hardened-by-design preamplifier that utilizes a self-compensation technique with a charge-sensitive amplifier (CSA) and replica for total ionizing dose (TID) effects. The CSA consists of an operational amplifier (OPAMP) with a 6-bit binary weighted current source (BWCS) and feedback network. The replica circuit is utilized to compensate for the TID effects of the CSA. Two comparators can detect the operating point of the replica OPAMP and generate appropriate signals to control the switches of the BWCS. The proposed preamplifier was fabricated using a general-purpose complementary metal-oxide-silicon field effect transistor 0.18 ㎛ process and verified through a test up to 230 kGy (SiO2) at a rate of 10.46 kGy (SiO2)/h. The code of the BWCS control circuit varied with the total radiation dose. During the verification test, the initial value of the digital code was 39, and a final value of 30 was observed. Furthermore, the preamplifier output exhibited a maximum variation error of 2.39%, while the maximum rise-time error was 1.96%. A minimum signal-to-noise ratio of 49.64 dB was measured.

생체 신호 측정용 저 잡음 저 전력 용량성 계측 증폭기 (A Low Noise Low Power Capacitive Instrument Amplifier for Bio-Potential Detection)

  • 박창범;정준모;임신일
    • 센서학회지
    • /
    • 제26권5호
    • /
    • pp.342-347
    • /
    • 2017
  • We present a precision instrument amplifier (IA) designed for bio-potential acquisition. The proposed IA employs a capacitively coupled instrument amplifier (CCIA) structure to achieve a rail-to-rail input common-mode range and low gain error. A positive feedback loop is applied to boost the input impedance. Also, DC servo loop (DSL) with pseudo resistors is adopted to suppress electrode offset for bio-potential sensing. The proposed amplifier was designed in a $0.18{\mu}m$ CMOS technology with 1.8V supply voltage. Simulation results show the integrated noise of $1.276{\mu}Vrms$ in a frequency range from 0.01 Hz to 1 KHz, 65dB SNR, 118dB CMRR, and $58M{\Omega}$ input impedance respectively. The total current of IA is $38{\mu}A$. It occupies $740{\mu}m$ by $1300{\mu}m$ including the passive on-chip low pass filter.

수신 대력 잡음과 혼변조 왜곡 신호 제거 루프를 갖는 Feedforward 대전력 증폭기 설계 (A Feedforward High Power Amplifier with Loops that can Reduce RX Band Noise as well as Intermodulation Distortion Signals)

    • 한국전자파학회논문지
    • /
    • 제12권2호
    • /
    • pp.308-315
    • /
    • 2001
  • 본 논문에서, Feedforward 기법을 이용하여 송신 혼변조 왜곡 신호뿐만 아니라 수신 대역 잡음도 감소시킬 수 있는 새로운 전력 증폭기를 제안했다. 대전력 증폭기는 IMT-2000 기지국 송신 주파수 대역에서 구현되었다. 송신 대역 혼변조 왜곡 신호와 수신대역 잡음 신호는 가변 감쇠기와 위상 천이기, 에러 증폭기의 제어에 의해 감소되어진다. 두 개의 루프, 즉 혼변조 왜곡 신호와 수신대역 잡음 신호제거 루프를 포함하고 있는 제안된 전력 증폭기를 사용하면 송신 대역 통과 여파기의 수신 대역 감쇠 특성을 엄격히 하지 않아도 되어 다양한 무선통신 시스템에서 낮은 송신경로 삽입 손실을 가진 듀플렉서를 제공할 수 있다. 전력 증폭기의 2-tone 실험은 5MHz 주파수 간격을 가진 2.14GHz에서 하였고, 수긴 대역 제거 실험은 중심 주파수가 1.95GHz인 60MHz 수신 전체 대역에서 하였다. 실험 결고, 혼변조 왜곡 제거 성능과 수신 잡음 제거 성능이 각각 31 dB와 21dB이상이었다.

  • PDF

Low Drop-Out (LDO) Voltage Regulator with Improved Power Supply Rejection

  • Jang, Ho-Joon;Roh, Yong-Seong;Moon, Young-Jin;Park, Jeong-Pyo;Yoo, Chang-Sik
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제12권3호
    • /
    • pp.313-319
    • /
    • 2012
  • The power supply rejection (PSR) of low drop-out (LDO) voltage regulator is improved by employing an error amplifier (EA) which is configured so the power supply noise be cancelled at the output. The LDO regulator is implemented in a 0.13-${\mu}m$ standard CMOS technology. The external supply voltage level is 1.2-V and the output is 1.0-V while the load current can range from 0-mA to 50-mA. The power supply rejection is 46-dB, 49-dB, and 38-dB at DC, 2-MHz, and 10-MHz, respectively. The quiescent current consumption is 65-${\mu}A$.

컨볼루션 코딩 OFDM 시스템의 성능 분석 (Performance Evaluation of Convolution Coding OFDM Systems)

  • 최승국
    • 한국정보통신학회논문지
    • /
    • 제17권2호
    • /
    • pp.294-301
    • /
    • 2013
  • OFDM 전송방식에서는 여러 개의 부반송파를 사용하여 데이터를 전송한다. 그러므로 송신 비선형 전력증폭기와 반송파 주파수편차에 의한 부반송파 간 간섭으로 인하여 수신기에서 비트 오류율이 증가된다. 무선 다중경로 페이딩 전송채널에서는 여러 개의 OFDM 부반송파 주파수 구간동안 연속적으로 전송이득이 작은 구간이 존재하므로, 전송 시 연집에러가 발생되어, 데이터 재생 시 비트 오류율이 증가 된다. 이러한 연집에러에 의한 비트 오류율의 감소에는 인터리버와 컨볼루션 에러제어코딩이 효과적이다. 한편 파일럿 심볼을 이용하여 전송채널을 추정하는 현 시스템에서는 전송채널 추정에러로 인하여 역시 비트 오류율이 증가된다. 그러므로 본 논문에서는 비선형 전력증폭기, 반송파 주파수편차 및 채널추정에러의 영향을 고려하여, 송신 신호가 다중경로 페이딩 채널을 통하여 전송될 때, 인터리버와 컨볼루션 코딩을 이용하는 OFDM 시스템의 데이터 비트 오류율 성능을 분석한다.

광대역 첩 신호 발생기를 위한 RF 불균형 연구 (Study of RF Impairments in Wideband Chirp Signal Generator)

  • 유상범;김중표;양정환;원영진;이상곤
    • 한국전자파학회논문지
    • /
    • 제24권12호
    • /
    • pp.1205-1214
    • /
    • 2013
  • 최근 우주에서의 SAR(synthetic aperture radar) 시스템은 영상 해상도와 주파수가 높아지고 있다. 높은 품질의 영상 해상도 일수록 높은 대역폭이 요구되고 RF 구성을 사용하는 광대역 신호 발생기는 매우 복잡해지고 RF 소자의 불균형 성분이 증가한다. 그러므로 이러한 에러를 줄이고 성능을 개선하는것은 매우 중요하다. 본 연구에서, 광대역 신호 발생기의 송신 신호는 위상 잡음, 직교불균형, 비선형 증폭기의 에러 모델이 적용된다. 그리고 광대역 파형 발생기의 가능한 구조들을 정의하고 평가 방법으로 PSLR(peak side lobe ratio)과 ISLR(integrated side lobe ratio)을 측정하였다. 또한, 파형으로부터 진폭과 위상 에러를 추출하고 이차 다항식을 사용하여 비선형 소자에 따른 성능 변화를 검토 하였다. 마지막으로 고출력 증폭기의 비선형 에러를 보상하기 위한 사전왜곡방식을 적용하여 혼변조 성분에 의한 증폭기 출력의 왜곡이 15 dB 감소됨을 확인하였다.

재구성 스위칭 매트릭스와 에러 보정회로를 포함한 4×4 다중 포트 증폭 시스템 (A 4×4 Multiport Amplifier System with Reconfigurable Switching Matrices and Error Calibration)

  • 이한림;박동훈;이원석;강승태;이문규;유종원
    • 한국전자파학회논문지
    • /
    • 제25권6호
    • /
    • pp.637-645
    • /
    • 2014
  • 본 논문에서는 재구성 가능한 스위칭 매트릭스와 위상 및 진폭 에러 보정회로를 포함하는 새로운 구조의 $4{\times}4$ 다중 포트 증폭(MPA) 시스템을 제안한다. 제안하는 재구성 스위칭 매트릭스는 MPA 시스템의 입출력 하이브리드 매트릭스 회로로 사용되며, 스위칭 매트릭스의 스위치 모드 조절을 통해 신호의 증폭에 사용될 증폭기의 개수 및 신호의 출력 방향, 출력 크기를 유동적으로 조절할 수 있다. 또한, 제안하는 MPA 시스템은 증폭기간의 위상 및 이득 오차를 최소화하기 위한 보정 회로를 포함하여, 각각의 신호 경로에 이상적인 위상 및 진폭 밸런스를 만들 수 있기에 MPA 최종 출력단의 포트간 격리도를 향상시키게 된다.

12-비트 10-MS/s CMOS 파이프라인 아날로그-디지털 변환기 (12-bit 10-MS/s CMOS Pipeline Analog-to-Digital Converter)

  • 조세현;정호용;도원규;이한열;장영찬
    • 전기전자학회논문지
    • /
    • 제25권2호
    • /
    • pp.302-308
    • /
    • 2021
  • 본 논문에서는 영상 처리용 12-비트의 10-MS/s 파이프라인 아날로그-디지털 변환기(ADC: analog-to-digital converter)가 제안된다. 제안된 ADC는 샘플-홀드 증폭기, 3개의 stage, 3-비트 플래시 ADC, 그리고 digital error corrector로 구성된다. 각 stage는 4-비트 flash ADC와 multiplying digital-to-analog ADC로 구성된다. 고해상도의 ADC를 위해 제안된 샘플-홀드 증폭기는 gain boosting을 이용하여 전압 이득을 증가시킨다. 제안된 파이프라인 ADC는 1.8V 공급전압을 사용하는 180nm CMOS 공정에서 설계되었고 차동 1V 전압을 가지는 1MHz 사인파 아날로그 입력신호에 대해 10.52-비트의 유효 비트를 가진다. 또한, 약 5MHz의 나이퀴스트 사인파 입력에 대해 측정된 유효비트는 10.12 비트이다.

비선형 채널에서 임의의 2차원 변조 신호의 SER 분석 (SER Analysis of Arbitrary Two-Dimensional Signaling over Nonlinear AWGN Channels)

  • 이재윤;윤동원;조경국
    • 한국통신학회논문지
    • /
    • 제32권7A호
    • /
    • pp.738-745
    • /
    • 2007
  • 본 논문에서는 비선형 특성을 갖는 고출력 증폭기(high power amplifier : HPA) 및 I/Q 진폭/위상 불균형과 위상 오류를 갖는 비이상적인 수신기가 고려된 APSK 뿐만 아니라 임의의 2차원 신호를 갖는 변조방식에 대한 오류 확률 표현을 유도하고, 그 표현의 수치적 결과로부터 비선형 특성 및 비 이상적인 특성이 오류 확률에 미치는 영향을 분석한다. HPA의 모델로는 가장 많이 사용되는 Saleh 모델을 적용하며, 한 신호점에서의 오류 확률 분석을 2차원 결합 가우시안 Q함수(2-dimensional joint Gaussian Q-function)의 표현으로 간편히 할 수 있는 방법을 통하여 정확한 오류 확률의 유도 및 분석을 수행한다.

부반송파 할당방식에 따른 OFDM 시스템의 성능 분석 (Performance Evaluation of OFDM Systems Dependent on Subcarrier Allocation Method)

  • 최승국
    • 한국정보통신학회논문지
    • /
    • 제18권2호
    • /
    • pp.295-302
    • /
    • 2014
  • OFDM 전송방식에서는 여러 개의 부반송파를 사용하여 데이터를 전송한다. 그러므로 송신 비선형 전력증폭기와 반송파 주파수편차에 의하여 부반송파 간 간섭이 발생된다. 또한 OFDM 신호가 도플러 시변 페이딩 채널을 통하여 전송될 때 부반송파 간 간섭이 발생된다. 이러한 부반송파 간섭으로 인하여 수신기에서 비트 오류율이 증가된다. LTE와 WiMAX 표준방식에서는 서로 다른 부반송파 할당방식이 사용되고 있다. 그러므로 본 논문에서는 비선형 전력증폭기, 반송파 주파수편차의 영향을 고려하여, 송신 신호가 다중경로 도플러 페이딩 채널을 통하여 전송될 때, 부반송파 할당방식에 따른 OFDM 시스템의 데이터 비트 오류율 성능을 분석한다.