• 한국산학기술학회논문지
• /
• 제9권5호
• /
• pp.1139-1144
• /
• 2008

본 논문에서는 가상 플랫폼을 이용하여 빠르고 효과적으로 시스템을 검증하기 위한 추상레벨의 자동생성에 대하여 제안한다. 추상레벨 가상 플랫폼은 효과적인 검증 방법이긴 하지만 시스템이 변경될 때마다 가상 플랫폼을 재생성하고 추가적인 설계/검증을 요구되며 이 작업은 매우 많은 시간을 요구한다. 이러한 문제점을 해결하기 위하여 본 논문에서는 CPU, 메모리, UART 등을 기본적인 요소로 구성하여 추상레벨의 라이브러리로 생성하였다. 이 라이브러리를 이용하여 가상 플랫폼을 자동 생성하는 툴을 개발하였다. 이 툴은 임베디드 RTOS를 구성하는 가상 플랫폼을 자동 생성하며 HW/SW 간의 통신을 위한 메모리 맵과 디바이스 드라이버 등도 생성한다. 제안한 방법은 JPEG과 H.264에 성공적으로 적용하였으며 기존의 수동 작업에 비하여 매우 빠르게 가상 플랫폼을 자동 생성할 수 있었다.

• ETRI Journal
• /
• 제41권6호
• /
• pp.731-738
• /
• 2019

We proposed a novel electromagnetic band-gap (EBG) cell-embedded antenna structure for reducing the interference that radiates at the antenna edge in wireless access in vehicular environment (WAVE) communication systems for vehicle-to-everything communications. To suppress the radiation of surface waves from the ground plane and vehicle, EBG cells were inserted between micropatch arrays. A simulation was also performed to determine the optimum EBG cell structure located above the ground plane in a conformal linear microstrip patch array antenna. The characteristics such as return loss, peak gain, and radiation patterns obtained using the fabricated EBG cell-embedded antenna were superior to those obtained without the EBG cells. A return loss of 35.14 dB, peak gain of 10.15 dBi at 80°, and improvement of 2.037 dB max at the field of view in the radiation beam patterns were obtained using the proposed WAVE antenna.

• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.71-78
• /
• 2008

본 논문에서는 H.264AVC baseline 디코더를 ARM926EJ-S 코어를 탑재한 FPGA(XC4VLX60)기반의 타겟 보드와 임베디드용 Linux Kernel 2.4.26의 개발환경에서 SW/HW 분할을 통해 설계 및 구현하였다. 하드웨어 가속기로는 움직임 보상 모듈 디블록킹 필터 모듈, YUV2RGB 변환 모듈을 사용하였으며 AMBA 버스 프로토콜을 통하여 소프트웨어와 함께 동작한다. 참조 소프트웨어(JM 11.0)를 OS(Linux)상에서 하드웨어 가속 모듈을 추가하고 메모리 접근 등을 최소화함으로써 성능을 향상시키고자 노력하였다. 설계된 하드웨어 IP와 시스템은 여러 단계로 검증하였으며 시스템의 복호화 속도 개선을 도모하였다. QCIF (176$\times$144) 영상을 24MHz의 클록 주파수의 타겟 보드상에서 약 2 frames/sec의 결과를 얻었으며 타겟 보드의 주파수를 증가시키고 FPGA영역의 IP를 ASIC으로 구현하면 더 좋은 성능을 기대할 수 있다.

• Advances in aircraft and spacecraft science
• /
• 제6권1호
• /
• pp.51-67
• /
• 2019

AMOSC (Automatic Margin Of Safety Calculation) is a SW tool which has been developed to calculate the failure index of layered composite structures by referring to the cutting edge state-of-the-art LaRC05 criterion. The stress field is calculated by a finite element code. AMOSC allows the user to calculate the failure index also by referring to the classical Hoffman criterion (which is commonly applied in the aerospace industry). When developing the code, particular care was devoted to the computational efficiency of the code and to the automatic reporting capability. The tool implemented is an API which has been embedded into Femap Siemens SW custom tools. Then, a user friendly graphical interface has been associated to the API. A number of study-cases have been solved to validate the code and they are illustrated through this work. Moreover, for the same structure, the differences in results produced by passing from Hoffman to LaRC05 criterion have been identified and discussed. A number of additional comparisons have thus been produced between the results obtained by applying the above two criteria. Possible future developments could explore the sensitivity of the failure indexes to a more accurate stress field inputs (e.g. by employing finite elements formulated on the basis of higher order/hierarchical kinematic theories).

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.76-84
• /
• 2009

본 논문에서는 교육적 활용과 어플리케이션 개발에 응용 가능한 SoC 플랫폼을 제안한다. 플랫폼 하드웨어는 OpenRISC 프로세서, 범용 입출력장치, 범용 직렬 인터페이스, 디버그 인터페이스, VGA/LCD 제어기 등의 주변장치와 온 칩 SRAM 및 WISHBONE 인터커넥터로 구성되며 전체 합성 가능하도록 설계 되었다. 모든 하드웨어 구조는 재구성 가능하여 매우 유연한 구조로 되어있다. 또한 개발된 SoC 플랫폼의 하드웨어/소프트웨어 디버깅과 플랫폼 상에서 구현될 소프트웨어 개발을 위해 컴파일러, 어셈블러, 디버거, 운영체제 등의 SW 개발환경이 구현 및 검증되었다. 설계된 IP와 SoC는 Verilog HDL로 기술된 테스트벤치를 이용한 모듈 수준 기능검증, 최상위 블록 수준 기능검증, ISS를 이용한 구조적, 명령어 수준 검증, FPGA 프로토타입을 이용한 시스템 수준 에뮬레이션 방법을 통해 검증되었다. 검증된 플랫폼을 이용한 멀티미디어 SoC를 Magnachip 0.18 um CMOS 라이브러리를 이용하여 ASIC으로 구현하여 91MHz의 클록 주파수에서 동작을 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제15권9호
• /
• pp.1-8
• /
• 2010

하드웨어-소프트웨어 통합설계에서 다양한 설계제약 조건을 만족하는 임베디드 시스템 개발을 효율적으로 완료하기 위하여 하드웨어와 소프트웨어의 최적분할을 빠른 시간 안에 탐색하는 핵심기술이 필요하다. 본 논문에서는 다양한 하드웨어-소프트웨어 분할에 따른 매핑 조합 중 최적분할에 해당할 수 없는 조합들은 미리 선별하여 탐색대상에서 제외하는 것을 가능하게 하는 맞춤형 매핑 휴리스틱, CHARMS을 제시한다. CHARMS은 응용프로그램의 여러 태스크를 하드웨어 또는 소프트웨어로 매핑하면서, 단위시간 안에 처리되는 태스크의 수인 Parallelism과 일의 양인 Workload 로 Throughput을 예측하고 최적의 분할대상을 선별하는 기존의 휴리스틱보다 향상된 방법으로, 태스크들의 계산 복잡도를 고려하였으며, 설계제약 조건의 중요도를 다양하게 표현할 수 있는 weighted combo-metric을 활용한다. H.263 인코더 설계에서 CHARMS을 이용할 경우 매핑조합의 95.17%를 탐색 대상에서 제외할 수 있었음을 실험을 통하여 보였다.

• 정보화정책
• /
• 제30권1호
• /
• pp.67-88
• /
• 2023

제조물책임 범위 확장이 필요한 것은 제조물책임법 제정 시 산업 환경이 변했기 때문이다. 사람이 코딩한 알고리즘과 다르게, 인공지능은 기계학습에 따라 블랙박스화 되면서 개발자도 결과를 설명하지 못한다. 특히, 인공지능으로 인하여 발생하는 문제의 원인을 알 수 없기 때문에 책임소재도 불분명할뿐더러 피해자 배상도 쉽지 않다. 동산 등으로 한정된 제조물책임법에 따라 소프트웨어(SW)나 인공지능은 무체물로 제조물성이 인정되지 않기 때문이다. 고육지책으로 매체에 저장되거나 내장된 경우에는 제조물성이 인정될 수 있다고 한다. 그러나 매체에 따라 달리 적용되는 것은 타당하지 않다. EU는 인공지능이 포함된 경우, 제조물책임을 인정하는 제조물책임지침 개정을 추진 중이다. 피해자에 대한 보상이 제조물책임법이 추구하는 가치임에도 제조물성에 치중하여 본질을 간과해왔다. 다만, 인공지능이 채택된 서비스를 이용하여 발생한 사고라도 무조건적으로 제조물책임을 지우는 것이 아닌 실질적인 위험성에 따른 기준이 제시되는 것이 바람직하다.

• EDISON SW 활용 경진대회 논문집
• /
• 제5회(2016년)
• /
• pp.288-291
• /
• 2016

Recently, there has been a lot of researches related to two-dimensional (2D) materials due to their new properties and applications emerging upon 2D confinement. A new type of graphene like two-dimensional layer material, nitrogenated holey two-dimensional structure C2N-h2D, that is possession of evenly distributed holes and nitrogen atoms with proper bandgap has been synthesized. Previous calculation studies already have shown that the variance of the orbital interaction, band structure of few-layer C2N-h2D suggests that interlayer coupling does play an important role in its electronic properties. In this point, using first-principles density functional theory calculation, we here explore the effect of porous embedded iron atom and iron substrate on encapsulated few layer C2N-h2D. We show the atomic structures and the corresponding electronic structures of Fe@C2N to elucidate the effect of iron. Finally, this study demonstrates that embedded iron C2N has AA-stacking as most favorable stacked structure in contrast to pure C2N. In addition, iron substrate modifies its encapsulated C2N from semi-metallic states to metallic state.

• Journal of information and communication convergence engineering
• /
• 제6권4호
• /
• pp.376-382
• /
• 2008

Developing highly cost-efficient and reliable embedded systems demands hardware/software co-design and co-simulation due to fast TTM and verification issues. So, it is essential that Platform-Based SoC design methodology be used for enhanced reusability. This paper addresses a reusable SoC platform based on OpenCores soft processor with reconfigurable architectures for hardware/software codesign methodology. The platform includes a OpenRISC microprocessor, some basic peripherals and WISHBONE bus and it uses the set of development environment including compiler, assembler, and debugger. The platform is very flexible due to easy configuration through a system configuration file and is reliable because all designed SoC and IPs are verified in the various test environments. Also the platform is prototyped using the Xilinx Spartan3 FPGA development board and is implemented to a single chip using the Magnachip cell library based on $0.18{\mu}m$ 1-poly 6-metal technology.

• 한국경영과학회지
• /
• 제39권3호
• /
• pp.1-5
• /
• 2014

We study the paper Zhernovyi and Zhernovyi [Zhernovyi, K.Y. and Y.V. Zhernovyi, "An $M^{\Theta}/G/1/m$ system with two-threshold hysteresis strategy of service intensity switching," Journal of Communications and Electronics, Vol.12, No.2(2012), pp.127-140]. In the paper, authors used the Korolyuk potential method to obtain the stationary queue length distribution. Instead, our note makes an attempt to apply the most frequently used methods : the embedded Markov chain and the supplementary variable method. We derive the queue length distribution at a customer's departure epoch and then at an arbitrary epoch.