• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 V
• /
• pp.2839-2842
• /
• 2003

The paper is proposed for control signals to operate X-ray detector signal acquisition system There are control signals and synchronized signals for data acquisition system. X-ray detector signal acquisition system is divided into pre-treatment part which is to amplify acquired dual 16 channel analog input, converter pan which is to multiplex, and convert data and transmit part that combine transferred data output and address in order. It also describes detailed control signals.

• 한국음향학회지
• /
• 제18권5호
• /
• pp.52-57
• /
• 1999

고속 데이타를 전송하기 위하여 높은 스펙트럼 효율의 QAM 변조기를 설계하는 것은 매우 중요하다. 본 논문에서는 대표적인 16-QAM 변조기를 직접 디지탈 주파수 합성기(DDFS)를 응용하여 설계하였다. 직접 디지탈 주파수 합성기는 외부 주파수 설정에 의해 디지탈 방식으로 원하는 주파수의 정현파를 출력한다. 발생되는 위상 증가 값을 제어하여 정확한 위상변조를 할 수 있으며, 진폭 성분의 변화는 D/A 컨버터의 출력에서 발생하는 진폭을 변화시켜 진폭 변조하여, 전체적인 QAM 변조기를 설계한다. glitch와 같은 고조파 성분의 억제를 위하여 DDFS를 이중구조 형태로 설계하여 개선된 출력파형을 확인하였다. 회로 설계는 P-SPICE를 사용하였다. 아날로그 디지탈 혼합모드로 시뮬레이션하여 16-QAM 변조 파형을 확인하였고, 출력 데이터의 성상도를 출력하여 설계되어진 결과를 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 하계학술대회 논문집
• /
• pp.484-486
• /
• 2008

본 논문은 중용량 및 대용량에 적합하며 다중 출력 전원시스템의 슬림화에 유리한 새로운 LLC 공진형 DC/DC 컨버터에 관한 것으로써, 별도의 Post-regulator 및 제어 IC의 추가없이 정밀한 이중출력이 가능한 새로운 방식의 컨버터를 제안한다. 제안된 컨버터는 두 개의 트랜스를 이용하여 각 출력 단에 대한 독립된 두 개의 공진탱크를 갖기 때문에 탱크 설계가 용이하고, 다중출력을 필요로 하는 전원시스템의 소형화 및 슬림화에 유리하다. 또한 두 개의 출력을 각각 주파수와 듀티로 제어함에 따라 Post-Regulator 가 필요 없으며, 이로 인해 기존 LLC 공진형 DC/DC 컨버터에 비해 효율 및 발열 특성이 매우 우수하며, 저가의 컨버터 구현이 가능하다. 최종적으로 제안된 컨버터의 우수성과 타당성 검증을 위해, 실제로 42"" FHD급 PDP 용 전원회로를 위한 시작품을 제작하여 고찰된 실험결과를 제시한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 하계학술대회 논문집
• /
• pp.367-369
• /
• 2008

본 논문은 중용량에 적합한 새로운 이중출력 LLC 공진형 DC/DC 컨버터에 관한 것으로써, 별도의 Post-regulator및 추가되는 제어 IC 없이 정밀한 이중출력이 가능한 새로운 방식의 컨버터를 제안한다. 제안된 컨버터의 제어방식은 펄스폭 변조(PWM)와 동시에 주파수 변조(PFM)를 통해 이루어지며 Master 와 Slave 출력을 각각 주파수, 듀티로 제어함으로써 Slave 출력을 위한 별도의 Post-Regulator 및 제어 IC가 필요 없기 때문에, 저가의 컨버터 구현이 가능하다. 또한 기존 LLC 공진형 DC/DC 컨버터와 같이 스위칭 소자의 영전압 스위칭이 보장되는 동시에, Post-Regulator 로 인한 손실이 없기 때문에 효율 및 발열 특성이 매우 우수하다. 본 논문에서는 제안된 컨버터의 우수성과 신뢰성 검증을 위해, 실제로 50" FHD급 PDP용 전원회로를 위한 시작품을 제작하고 이를 이용한 실험결과를 바탕으로 제안된 컨버터의 타당성을 검증한다.

• Journal of Power Electronics
• /
• 제14권6호
• /
• pp.1109-1118
• /
• 2014

A Fundamental Frequency Sorting Algorithm (FFSA) is proposed in this paper to balance the voltages of floating dc capacitors for Modular Multilevel Converters (MMCs). The main idea is to change the sequences of the CPS-PWM carriers according to the capacitor voltage increments during the previous fundamental period. Excessive frequent sorting is avoided and many calculating resources are saved for the controller. As a result, more sub-modules can be dealt with. Furthermore, it does not need to measure the arm currents. Therefore, the communication between the controllers can be simplified and the number of current sensors can be reduced. Moreover, the proposed balancing method guarantees that all of the switching frequencies of the sub-modules are equal to each other. This is quite beneficial for the thermal design of the sub-modules and the lifetime of the power switches. Simulation and experimental results acquired from a 9-level prototype verify the viability of the proposed balancing method.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 1996년도 추계학술대회 논문집
• /
• pp.697-701
• /
• 1996

King Sejong's Striking water-clock which brought in use on the first of July in 1434 was mainly composed of timekeeping and time announcing parts signalling twelve double-hours, and five night-watches and night-watch-divisions automatically by means of ball-operating jackworks. The clock was arranged with dual timekeeping system, the one for a full day(twelve double-hours) and the other for five night-watches achieving twelve double-hours and one-hundred interval horary systems. The vessels were arrayed in inflow-type water-clock, a large reservoir on the highest story, a constant-level tank for supplying water to the measuring vessel evenly in the middle, and the lowest tank to receive water from the above constant-level tank. An indicator-rod on the float was raised upwards depending on the water-level increase to show timing scales and also to release small bronze balls from the ball-rack mechanisms implanted on the measuring vessel to signal timing intervals.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 전력전자학술대회
• /
• pp.111-113
• /
• 2018

본 논문에서는 3상 듀얼 액티브 브리지 (3P-DAB) 컨버터의 경부하 조건에서 전력 변환 효율을 향상시키기 위한 효과적인 스위칭 알고리즘을 제안한다. 3P-DAB 컨버터는 교차배치 (Interleave) 구조로 인한 작은 필터 크기와 낮은 전도 손실을 얻을 수 있고, 추가적인 회로없이 소프트 스위칭이 가능하며 양방향 전력 흐름에서의 무절체 제어로 인해 고전력 애플리케이션에서 널리 사용되는 토폴로지 중 하나이다. 그러나 3P-DAB의 위상천이 방법(SPS)을 이용한 제어 방식의 경우 경부하 조건에서 영전압 스위칭(ZVS)의 실패 가능성이 높기때문에 효과적이지 않다. 본 논문에서는 SPS 제어 알고리즘과 비대칭 시비율 변조법 (Asymmetrical Pulse Width Modulation; APWM)을 연쇄적으로 사용하여, 경부하에서 스위치의 ZVS 영역을 넓히고자 한다. 3-kW의 3상 DAB 컨버터의 시작품을 구현하고 실험을 통해 제안된 방법의 효율성을 검증 하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권3호
• /
• pp.342-348
• /
• 2015

This paper presents a 1.9-GHz digital ${{\Delta}{\Sigma}}$ fractional-N PLL with a finite impulse response (FIR) filter embedded for noise suppression. The proposed digital implementation of FIR provides a simple method of increasing the number of taps without complicated calculation for gain matching. This work demonstrates 32 tap FIR filtering for the first time and successfully filtered the in-band phase noise generated from delta-sigma modulator (DSM). Design considerations are also addressed to find the optimum number of taps when the resolution of time-to-digital converter (TDC) is given. The PLL, fabricated in $0.11-{\mu}m$ CMOS, achieves a well-regulated in-band phase noise of less than -100 dBc/Hz for the entire range inside the bandwidth of 3 MHz. Compared with the conventional dual-modulus division, the proposed PLL shows an overall noise suppression of about 15dB both at in-band and out-of-band region.

• Journal of Electrical Engineering and Technology
• /
• 제13권1호
• /
• pp.226-239
• /
• 2018

In this paper, design and control method ZVT Interleaved Bidirectional LDC(IB-LDC) for mild-hybrid electric vehicle is proposed. The IB-LDC is composed of interleaved buck and boost converters employing an auxiliary inductor and auxiliary capacitors to achieve zero-voltage-transition. Operating principle of IB-LDC according to operation mode is introduced and mathematically analyzed in buck and boost mode. Moreover, PFM and phase control are proposed to reduce circulating current for low power range. Passive components design such as main inductor, auxiliary inductor and capacitors is suggested, considering ZVT condition and maximizing efficiency. Furthermore, a 600W prototype of ZVT IB-LDC for MHEVs is built and tested to verify validity.

• Journal of Power Electronics
• /
• 제11권3호
• /
• pp.271-278
• /
• 2011

This paper presents a LLC resonant controller IC for secondary side control without external active devices to achieve low profile and low cost LED back light units. A gate driving transformer is adopted to isolate the primary side and the secondary side instead of an opto-coupler. A new integrated dimming circuitry is proposed to improve the dynamic current control characteristic and the current density of a LED for the brightness modulation of a large screen LCD. A dual-slope clock generator is proposed to overcome the frequency error due to the under shoot in conventional approaches. This chip is fabricated using 0.35 ${\mu}m$ BCD technology and the die size is $2{\times}2\;mm^2$. The frequency range of the clock generator is from 50 kHz to 500 kHz and the range of the dead time is from 50 ns to 2.2 ${\mu}s$. The efficiency of the LED driving circuit is 97 % and the current consumption is 40 mA for a 100 kHz operation frequency from a 15 V supply voltage.