• 한국통신학회논문지
• /
• 제32권10C호
• /
• pp.1019-1024
• /
• 2007

본 논문에서는 무선 랜 시스템용 10비트 20MHz 파이프라인 아날로그-디지털 변환기 설계를 위해서 Verilog-A 언어를 사용하여서 모델링하였다. 변환기내 샘플 / 홀드 증폭기, 비교기, MDAC 및 오차 보정 회로 등의 구성회로들을 각각 모델링해서 모의실험 한 결과 HSPICE를 이용한 모의 실험 시간보다 1/50배로 단축되어서 시스템 모델링에 적합함을 확인하였다.

• 전자공학회논문지A
• /
• 제31A권6호
• /
• pp.98-106
• /
• 1994

To realize high accuracy and high speed we developed a new self compensation scheme and applied it to a 10-bit D/A converter. This circuit can compensate the device mismatch without interrupting the D/A converter operation. With the compensation circuit,INA decreased down to 0.22LSB from 0.47LSB. The device was fabricated using a 0.8$\mu$m CMOS process. The area of the D/A converter core is 3.2mm$^{2}$ and the area of the compensation part is 0.64mm$^{2}$.

• Journal of Power Electronics
• /
• 제14권4호
• /
• pp.641-648
• /
• 2014

This paper presents the design considerations and analysis for an interleaved boundary conduction mode power factor correction buck converter. A thorough analysis of the harmonic content of the AC line current is presented to examine the allowable voltage gain (K value) for meeting the EN61000-3-2, Class D standard while maximizing efficiency. The results of the harmonic analysis are used to derive the required value of K and therefore the output voltage necessary to meet the class D requirements for a given AC line voltage. The discussed design consideration and harmonic current analysis are verified on a 300W universal line experimental prototype converter with an 80V output. The measured efficiencies remain above 96% down to 20% of the full load. The input current harmonics also meet the IEC61000-3-2 (class D) standard.

• Journal of Power Electronics
• /
• 제15권4호
• /
• pp.886-898
• /
• 2015

The design feasibility of a micro unidirectional DC transmission system based on an input-parallel output-parallel (IPOP) converter is analyzed in this paper. The system consists of two subsystems: an input-parallel output-series (IPOS) subsystem to step up the DC link voltage, and an input-series output-parallel (ISOP) subsystem to step down the output voltage. The two systems are connected through a transmission line. The challenge of the delay caused by the communication in the control system is addressed by introducing a ring communication structure, and its influence on the control system is analyzed to ensure the feasibility and required performance of the converter system under practical circumstances. Simulation and experiment results are presented to verify the effectiveness of the proposed design.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 추계학술대회 논문집
• /
• pp.45-47
• /
• 2008

This paper describes development of PMSG wind power system model using wind turbine simulator and matrix converter. The wind turbine simulator, which consists of an induction motor with vector drive, calculates the output torque of a specific wind turbine using simulation software and sends the torque signal to the vector drive after scaling down the calculated value. The operational feasibility of interconnected PMSG system with matrix converter was verified by computer simulations with PSCAD/EMTDC software. The simulation results confirm that matrix converter can be effectively applied for the PMSG system.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 추계학술대회 논문집 학회본부A
• /
• pp.115-116
• /
• 1998

A flyback converter that decreases ZVS resonant voltage by using ZVS capacitor is proposed. Because of high resonant voltage at ZVS convenient circuits use expensive devices of high power. The devices make the total price high. A circuit with ZVS capacitor is proposed to down the price. A practical converter can be constructed. Operation of the converter is analyzed and simulated. We compare experiment results with simulation results. We show that the system is identical with the simulated system.

• 전기전자학회논문지
• /
• 제13권4호
• /
• pp.82-88
• /
• 2009

본 논문에서는 새로운 고효율의 절연형 스텝 업-다운 DC/DC 초퍼에 대해 해석하였다. 일반적으로 고효율의 초퍼를 만들기 위해서는 전력변환기내에 사용된 반도체 스위칭 소자의 손실이 최소화 되어야 한다. 본 논문에서는 부분공진 회로를 초퍼에 추가하여 고효율을 실현시킨다. 제안한 초퍼에 사용된 제어용 스위칭 소자들은 부분공진기법에 의해 소프트 스위칭으로 동작하고, 이에 따른 제어용 스위칭 소자들은 전압과 전류의 스트레스 없이 동작한다. 그 결과 제안한 초퍼는 스위칭 손실의 저감에 의해 고효율로 구동한다. 그리고 제안한 초퍼는 펄스 변압기를 이용하여 입력단과 출력단을 절연시켜, 전기적 절연이 요구되는 전력변환기들에 적용되어 고효율의 전력변환시스템을 개발할 수 있는 장점이 부여된다. 제안한 절연형 스텝 업-다운 초퍼의 소프트 스위칭 동작과 시스템 효율은 다양한 시뮬레이션과 실험결과를 통해 그 타당성이 입증된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 추계종합학술대회
• /
• pp.196-199
• /
• 2000

본 논문에서는 K-대역 무궁화 위성의 하향변환기용 저잡음 증폭기를 설계하였다. 30dB이상의 높은 이득을 필요로 하는 하향변환기용 저잡음증폭기의 특성을 만족시키기 위해 3단으로 구성하였다. 설계된 3단 저잡음 중폭기에 대해 모의 실험한 결과 입력신호의 동작 주파수 19.2㎓∼20.2㎓에서 33dB의 이득과 0.93dB의 잡음지수를 보였으며, 제작 측정한 결과 이득은 25dB, 잡음지수는 1.5dB를 보였다. 한편 이 중폭기의 입·출력 반사계수는 각각 -25dB와 -28dB로 나타났고, 입·출력 정재파비는 1.5 이하로 K-대역 무궁화위성의 하향변환기용 저잡음증폭기로써의 성능을 만족할 수 있었다.

• 전자공학회논문지SC
• /
• 제38권2호
• /
• pp.38-49
• /
• 2001

본 논문은 IC chip내에서 전압을 낮추는 목적으로 사용되는 VDC 회로의 주파수 특성을 향상시키기 위한 새로운 회로를 제안한다. 제안된 회로에는 적응 바이어싱 방법을 통해 저전력소모 및 고속동작을 동시에 만족하는 두 개의 센서와 이 센서로 구동되는 3개의 transistor가 부가적으로 첨가되어 구동 transistor의 gate 충.방진 전류를 보상하여 구동회로의 정상동작을 유지시켜준다. 본 연구에 사용된 회로는 $0.62{\mu}m$ N well CMOS 공정을 사용하였으며, H spice simulation 결과, 내부전압의 변화폭은 부하전류가 0에서 $200m{\Lambda}$까지 5ns동안 증가할 경우 약 1.0V로, $200m{\Lambda}$에서 0으로 감소할 경우 약 0.6V로, 내부전압 회복시간은 증가시 7ns, 감소시 10ns로, 일반적인 구동방식에 비해 성능이 향상되었으며 전체 회로에 소모하는 power는 약 1.2mW로 매우 작았다.

• 전자공학회논문지 IE
• /
• 제45권1호
• /
• pp.31-37
• /
• 2008

본 논문에서는 2.3GHz 주파수대역의 휴대무선인터넷 하향 주파수 변환기를 설계 및 제작하였다. 수신기에서 발생할 수 있는 문제점의 최소화 목적으로 저잡음 증폭기(Low Noise Amplifier)를 부가하게 되었다. 또한, 2.3GHz 대역이 75MHz로 하향 과정에서 손실을 최소화하고, 변환 효율을 높이고, 안정적인 특성을 발휘할 수 있도록 우수한 주파수 특성을 가진 소자를 사용하였다. 휴대무선인터넷 중계기는 TDMA(Time Division Multiplexing Access)방식을 사용하기 때문에 RF 스위치가 사용되었다. 제작 사양인, 입력전압 +8V 에서 1.2A의 전류를 소비, 60dB의 이득과 2.5dB 이하의 잡음지수, 입출력 전압정재파비(Voltage Standing Wave Ratio) 1.5이하, 혼변조 왜곡(Inter Modulation Distortion) 60dB 이상을 만족하였다. 환경 조건($-20^{\circ}C{\sim}70^{\circ}C$)에서 장시간의 신뢰성 시험을 통과하여, 제작된 휴대무선인터넷 RF 하향 변환기는 휴대무선인터넷 중계기에 적용 가능하다.