• 제목/요약/키워드: Double-PLL

검색결과 18건 처리시간 0.028초

산술 연산 구조의 VCO를 이용한 3.3V 고주파수 CMOS 주파수 합성기의 설계 (Design of a 3.3V high frequency CMOS PLL with an arithmetic functionality VCO)

  • 한윤철;윤광섭
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
    • /
    • pp.81-84
    • /
    • 2001
  • In recent years, the design of CMOS VCO at ever-higher frequencies has gained interest. This paper proposes an arithmetic functionality VCO circuit based on a differential ring oscillator for operating in high frequency. The proposed VCO architecture with half adder is able to produce two times higher frequency with my delay cell than conventional VCO produce double oscillation frequency and power dissipation is 14.59mW.

  • PDF

d-q 변환에서의 고조파 맥동 제거 (A Rejection of Harmonic Ripples for d-q Transformation)

  • 최남열;이치환
    • 조명전기설비학회논문지
    • /
    • 제29권12호
    • /
    • pp.83-87
    • /
    • 2015
  • This paper presents a simple notch filter, which is so suitable for three-phase unbalanced and distorted power line. In the d-q synchronous transformation, three-phase unbalanced and distorted voltages generate lots of ripple voltages on d-q axes. The ripples make disturbances on controllers such as PLL of phase tracking. Unbalanced state makes ripple of double the frequency of power line. Odd harmonics 5th and 7th on the line make even 4th and 6th ripples on d-q axes due to the rotating reference frame, respectively. Cascaded two comb filters, delay lines 1/4T and 1/8T, are adopted for the ripple rejection. The filter rejects harmonics 2nd, 4th, 6th, 10th and so on. They are very effective to remove the ripples of both unbalance and distortion. The filter, implemented by two FIFOs on an experimental system, is adopted on a PLL controller of power line phase tracking. Through the simulation and experimental results, performance of the proposed comb filter has been validated.

X-Band 위성통신을 위한 고안정 위상 동기 발진기 구현 (Implementation of High Stable Phase-Locked Oscillator for X-Band Satellite Communication)

  • 임진원;정인기;이영철
    • 한국전자파학회논문지
    • /
    • 제20권9호
    • /
    • pp.967-973
    • /
    • 2009
  • 본 논문에서는 두 개의 위상 동기 루프를 구성하여 이중으로 위상 고정시킨 band 위성통신용 국부 발진기를 설계하고 위상 잡음을 분석하였다. 설계된 위상 동기 발진기는 직렬귀환 유전체 공진발진기, 주파수 분주기, 위상검출기, 루프 필터 및 PLL-IC로 구성되어 있으며, 12.6 GHz의 발진 주파수를 2분주시켜 6.3 GHz에서 15.32 dBm의 출력값을 보였다. 제작한 발진기의 위상 잡음은 -81 dBc/Hz@100 Hz, -100.86 dBc/Hz@1 kHz, -111.12 dBc/Hz@10 kHz, -116 dBc/Hz@100 kHz 및 -140.49 dBc/Hz@1 MHz으로 매우 안정되며 우수한 특성을 보였다.

1.42 - 3.97GHz 디지털 제어 방식 LC 발진기의 설계 (A Design of 1.42 - 3.97GHz Digitally Controlled LC Oscillator)

  • 이종석;문용
    • 대한전자공학회논문지SD
    • /
    • 제49권7호
    • /
    • pp.23-29
    • /
    • 2012
  • 디지털 PLL의 핵심블록이 되는 디지털 제어 발진기를 LC 구조를 기반으로 설계하고 $0.18{\mu}m$ RF CMOS 공정을 사용하여 제작하였다. 2개의 교차쌍 구조의 NMOS 코어를 이용하여 광대역 특성을 구현하였으며, PMOS 배랙터쌍을 이용하여 수 aF의 작은 캐패시터값의 변화를 얻을 수 있었다. 캐패시터 축퇴 기법을 사용하여 캐패시턴스 값을 감소시키어 고해상도 주파수 특성을 구현하였다. 또한, 노이즈 필터링 기법을 바이어스 회로 등에 적용하여 위상잡음에 강한 구조로 설계를 하였다. 측정결과 중심주파수 2.7GHz에서 2.5GHz의 주파수 대역의 출력이 가능하였으며 2.9 ~ 7.1kHz의 높은 주파수해상도를 얻을 수 있었다. 미세튜닝범위와 코어의 전류 바이어스는 4개의 PMOS 배열을 통하여 제어가 가능하도록 하여 유연성을 높였다. 1.8V 전원에서 전류는 17~26mA 정도를 소모하였다. 설계한 DCO는 다양한 통신시스템에 응용이 가능하다.

더블라인 주파수 제거를 위한 양방향 컨버터의 전력 디커플링 제어 (Power Decoupling Control of the Bidirectional Converter to Eliminate the Double Line Frequency Ripple)

  • Amin, Saghir;Choi, Woojin
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2018년도 추계학술대회
    • /
    • pp.62-64
    • /
    • 2018
  • In two-stage single-phase inverters, inherent double line frequency component is present at both input and output of the front-end converter. Generally large electrolytic capacitors are required to eliminate the ripple. It is well known that the low frequency ripple shortens the lifespan of the capacitor hence the system reliability. However, the ripple can hardly be eliminated without the hardware combined with an energy storage device or a certain control algorithm. In this paper, a novel power-decoupling control method is proposed to eliminate the double line frequency ripple at the front-end converter of the DC/AC power conversion system. The proposed control algorithm is composed of two loop, ripple rejection loop and average voltage control loop and no extra hardware is required. In addition, it does not require any information from the phase-locked-loop (PLL) of the inverter and hence it is independent of the inverter control. In order to prove the validity and feasibility of the proposed algorithm a 5kW Dual Active Bridge DC/DC converter and a single-phase inverter are implemented, and experimental results are presented.

  • PDF

트리글리세리드 분자종의 산화안정성에 관한 연구 (Autoxidative Stability of Triglyceride Molecular Species)

  • 윤형식;김선봉;박영호
    • 한국식품영양과학회지
    • /
    • 제18권2호
    • /
    • pp.205-210
    • /
    • 1989
  • Capillary column GLC 및 GCMS를 병용하는 분석방법을 이용하여 식물유 트리글리세리드 분자종과 산화안정성과의 관계를 밝히기 위해서, 규산 컬럼으로 분획한 대두유 트리글리세리드를 모델 시료로 하여 $60^{\circ}C$, 암소에서 저장하면서 산화에 따른 트리글리세리드 각 분자종의 산화안정성을 조사하였다. 대두유 트리글리세리드의 주요 분자종은 LLL(19.6%), OLL(17.4%), PLL(14.2%), OLO(10.2%) 및 PLO(9.4%)이었으며, 트리글리세리드 분자종의 산화안정성은 전반적으로 구성불포차지방산의 이중결합수가 적을 수록 증가하는 경향을 보였다. 그런데 트리글리세리드를 구성하는 불포화지방산들의 이중결합수가 같을 경우는 불포화도가 낮은 지방산이 결합되어 있는 분자종의 산화안정성이 높았고, 또 결합되어 있는 불포화지방산의 이중결합수 및 불포화도가 똑같은 경우에는 공존하고 있는 포화지방산의 acyl의 사슬길이가 짧은 분자종의 산화안정성이 높은 것으로 밝혀져, 식물유 트리글리세리드 분자종의 산화안정성에는 구성불포화지방산의 이중결합수와 불포화도 및 공존하고 있는 포화지방산의 acyl기의 사슬길이가 중요한 영향을 미치는 인자임을 알 수 있었다.

  • PDF

Design of a Wide-Frequency-Range, Low-Power Transceiver with Automatic Impedance-Matching Calibration for TV-White-Space Application

  • Lee, DongSoo;Lee, Juri;Park, Hyung-Gu;Choi, JinWook;Park, SangHyeon;Kim, InSeong;Pu, YoungGun;Kim, JaeYoung;Hwang, Keum Cheol;Yang, Youngoo;Seo, Munkyo;Lee, Kang-Yoon
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제16권1호
    • /
    • pp.126-142
    • /
    • 2016
  • This paper presents a wide-frequency-range, low-power transceiver with an automatic impedance-matching calibration for TV-white-space (TVWS) application. The wide-range automatic impedance matching calibration (AIMC) is proposed for the Drive Amplifier (DA) and LNA. The optimal $S_{22}$ and $S_{11}$ matching capacitances are selected in the DA and LNA, respectively. Also, the Single Pole Double Throw (SPDT) switch is integrated to share the antenna and matching network between the transmitter and receiver, thereby minimizing the systemic cost. An N-path filter is proposed to reject the large interferers in the TVWS frequency band. The current-driven mixer with a 25% duty LO generator is designed to achieve the high-gain and low-noise figures; also, the frequency synthesizer is designed to generate the wide-range LO signals, and it is used to implement the FSK modulation with a programmable loop bandwidth for multi-rate communication. The TVWS transceiver is implemented in $0.13{\mu}m$, 1-poly, 6-metal CMOS technology. The die area of the transceiver is $4mm{\times}3mm$. The power consumption levels of the transmitter and receiver are 64.35 mW and 39.8 mW, respectively, when the output-power level of the transmitter is +10 dBm at a supply voltage of 3.3 V. The phase noise of the PLL output at Band 2 is -128.3 dBc/Hz with a 1 MHz offset.

Duplex-FSK 원격제어 무선 전송부 설계 및 제작 (Design and implementation of remote controlling wireless transmission unit using duplex-FSK)

  • 김영완
    • 한국정보통신학회논문지
    • /
    • 제13권4호
    • /
    • pp.629-635
    • /
    • 2009
  • 본 논문에서는 하나의 국부 발진기를 갖는 FSK 이중통신 방식의 원격제어 무선 전송부를 설계 제작한다. 전 이중 방식의 FSK 양방향 동시통신 회로에서는 양방향 동시 통신을 위한 송수신 주파수를 설정하고, 반 이중방식에서는 송수신 신호를 발생하는 절체형 발진기 회로를 설계한다. 양 FSK 이중통신 방식의 원격제어 무선 전송부는 채널주파수간 간섭을 배제하기 위한 채널 사용 검지 및 자동 채널 설정 회로를 설계 구현하였으며, 400MHz 대역에서 50kHz 채널 간격을 갖는 위상동기 회로 구성의 Colpitz 형 국부발진주파수 회로와 10mW 이내의 소형 소출력 특성을 갖는다. 전 이중 방식의 송수신 주파수는 21.4MHz IF주파수의 2배 주파수인 42.8MHz주파수 간격으로 설계 구현하였다.