• 한국주거학회논문집
• /
• 제12권3호
• /
• pp.133-140
• /
• 2001

This study investigated the heat transmission coefficient through the experiment that the skylight, slope window of 60 degree and 30 degree consisted of pair glass and the double window of external window and internal window paper were suitable for heat insulation. As the result of experiment, the heat transmission coefficient of slope window was 1.06 times in the 60 degree, 1.18 times in the 30 degree and 1.31 times in the skylight as a standard lateral window. The heat transmission coefficient in the double window of external window and internal window paper was 3.017$\textrm{㎉}$/$\textrm{m}^2$.hr.$^{\cire}C$. The slope window was not suitable for the prescription by the increase of the heat transmission coefficient, so the user must pay attention to the treatment. This study investigated only the slope window of 12mm and 16mm pair glass and the double window of external window and internal window paper, study on the various pattern of window must be achived in a future.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.486-489
• /
• 2002

본 논문에서는 50nm 이하의 double gate MOSFET의 특성을 조사하였다. 1.5V의 main gate 전압과 3V의 side gate 전압이 인가될 때 I-V 특성으로부터 IDsat=510$\mu$A/$\mu\textrm{m}$을 얻을 수 있었다. 이때, 전달 컨덕턴스는 111$\mu$A/V, subthreshold slope는 86mV/dec, DIBL값은 51.3mV이다. 그밖에 TCAD tool이 소자 시뮬레이터로서 적합함을 나타내었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.490-493
• /
• 2002

본 논문에서는 main gate와 side gate를 갖는 double gate MOSFET의 side gate 길이와 side gate 전압에 대한 최적의 값을 조사하였다. main gate 50nm에서 각각의 side gate 길이에 대한 최적의 side gate 전압은 대략 3V이다. 또한, main gate 길이에 대한 최적의 side gate 길이는 대략 70nm이다. 이때, side gate 길이에 대한 전달 컨덕턴스 및 subthreshold slope에 대한 값들을 나타내었다. 이때 소자의 특성 분석을 위해 ISE-TCAD를 사용하여 시뮬레이션 하였다.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.64-69
• /
• 2013

본 논문에서는 10-bit 해상도의 Two-Step Single-Slope A/D 변환기를 이용한 고속 CMOS Image Sensor(CIS)를 제안하였다. 제안하는 A/D 변환기는 5-bit coarse ADC 와 6-bit fine ADC 로 구성되어 있으며, 기존의 Single-Slope A/D 변환기보다 10배 이상의 변환속도를 나타내었다. 또한 고속 동작에서 적은 노이즈 특성을 갖기 위해 Digital Correlated Double Sampling(D-CDS) 회로를 제안하였다. 설계된 A/D 변환기는 0.13um 1-poly 4-metal CIS 공정으로 제작되었으며 QVGA($320{\times}240$)급 해상도를 갖는다. 제작된 칩의 유효면적은 $5mm{\times}3mm$ 이며 3.3V 전원전압에서 약 35mW의 전력소모를 나타내었다. 변환속도는 10us 이었으며, 프레임율은 220 frames/s으로 측정되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권2호
• /
• pp.246-251
• /
• 2014

In this paper, a high-speed CMOS Image Sensor (CIS) based on a 10-bit two step Single Slope A/D Converter (SS-ADC) is proposed. The A/D converter is composed of both 5-bit coarse ADC and a 6-bit fine ADC, and the conversion speed is 10 times faster than that of the single-slope A/D convertor. In order to reduce the pixel noise, further, a Hybrid Correlated Double Sampling (H-CDS) is also discussed. The proposed A/D converter has been fabricated with 0.13um 1-poly 4-metal CIS process, and it has a QVGA ($320{\times}240$) resolution. The fabricated chip size is $5mm{\times}3mm$, and the power consumption is about 35 mW at 3.3 V supply voltage. The measured conversion speed is 10 us, and the frame rate is 220 frames/s.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -2
• /
• pp.910-913
• /
• 2000

In this paper, we propose an improved SBIHT algorithm based on double significance criteria. According to the defined relationship between a threshold and a boundary rate-distortion slope, we choose significant coefficients and trees. The selected significant coefficients and trees are quantized and entropy-coded. Experimental results demonstrate that the boundary rate-distortion slope is well adapted and the proposed algorithm is quite competitive to and often outperforms the SPIHT algorithm.

• 한국정보전자통신기술학회논문지
• /
• 제16권6호
• /
• pp.465-471
• /
• 2023

본 논문은 CMOS Image Sensor(CIS)에 사용되는 single-slope ADC(SS-ADC)의 노이즈와 출력의 지연을 개선한 비교기 구조를 제안한다. 노이즈와 출력의 지연 특성을 개선하기 위해 비교기의 첫 번째 단의 출력 노드와 두 번째 단의 출력 노드 사이에 커패시터를 삽입하여 miller effect를 이용한 비교기 구조를 설계하였다. 제안하는 비교기 구조는 작은 capacitor를 이용하여 노이즈와 출력의 지연 및 layout 면적을 개선하였다. Single slop ADC에서 사용되는 CDS 카운터는 T-filp flop과 bitwise inversion 회로를 사용하여 설계하였고 전력 소모와 속도가 개선되었다. 또한 single slop ADC는 analog correlated double sampling(CDS)와 digital CDS를 함께 동작하는 dual CDS를 수행한다. Dual CDS를 수행함으로써 fixed pattern noise(FPN), reset noise, ADC error를 줄여 이미지 품질이 향상된다. 제안하는 comparator 구조가 사용된 single-slope ADC는 0.18㎛ CMOS 공정으로 설계되었다.

• 대한조선학회논문집
• /
• 제37권1호
• /
• pp.118-126
• /
• 2000

저자들에 의해 기 제안한 바 있는 일반화 경사처짐법을 이용하여 이중 선각 유조선의 최적 구조 설계 시스템을 개발하였다. 최적화 기법으로는 직접탐색법의 일종인 Hooke와 Jeeves 방법을 사용하여 이산화변수를 용이하게 처리할 수 있도록 하였다. 일반화 경사처짐법과 최적화 기법을 결합하여 선급규정에 의한 종강도 부재의 최소 중량 설계프로그램과 일반화 경사처짐법에 의한 횡강도 부재 및 횡격벽 부재의 최소 중량 설계 프로그램을 개발하였다. 개발한 프로그램을 이용하여 tank 배치를 고려한 이중 선각 유조선의 최적 구조 설계를 수행하여 실적선의 설계 치수 및 선각 중량과 비교하였으며, 최소 중량을 주는 tank 배치와 tank type을 결정할 수 있었다.

• 한국정보통신학회논문지
• /
• 제7권2호
• /
• pp.263-268
• /
• 2003

본 논문에서는 main gate(MG)와 side gate(SG)를 갖는 double gate(DG) MOSFET 구조를 조사하였다. MG가 50nm일 때 최적의 SG 전압은 약 3V임을 알 수 있었고, 각각의 MG에 대한 최적의 SG 길이는 약 70nm임을 알 수 있었다. DG MOSFET는 매우 작은 문턱 전압 roll-off 특성을 나타내고, 전류-전압 특성곡선에서 VMG=VDS=1.5V, VSG=3V인 곳에서 포화전류는 550$\mu\textrm{A}$/m임을 알 수 있었다. subthrehold slope는 82.6㎷/decade, 전달 컨덕턴스는 l14$\mu\textrm{A}$/$\mu\textrm{m}$ 그리고 DIBL은 43.37㎷이다 다중 입력 NAND 게이트 로직 응용에 대한 이 구조의 장점을 조사하였다. 이때, DG MOSFET에서 41.4GHz의 매우 높은 컷오프 주파수를 얻을 수 있었다.

• Geomechanics and Engineering
• /
• 제23권4호
• /
• pp.313-325
• /
• 2020

Slope displacement and factor of safety (FOS) of a slope are two aspects that reflect the stability of a slope. However, the traditional limit equilibrium (LE) methods only give the result of the slope FOS and cannot be used to solve for the slope displacement. Therefore, developing a LE method to obtain the results of the slope FOS and slope displacement has significance for engineering applications. Based on a force-displacement coupled mode, this work expands the LE Morgenstern-Price (M-P) method. Except for the mechanical equilibrium conditions of a sliding body adopted in the traditional M-P method, the present method introduces a nonlinear model of the shear stress and shear displacement. Moreover, the energy equation satisfied by a sliding body under a small slope displacement is also applied. Therefore, the double solutions of the slope FOS and horizontal slope displacement are established. Furthermore, the flow chart for the expanded LE M-P method is given. By comparisons and analyses of slope examples, the present method has close results with previous research and numerical simulation methods, thus verifying the feasibility of the present method. Thereafter, from the parametric analysis, the following conclusions are obtained: (1) the shear displacement parameters of the soil affect the horizontal slope displacement but have little effect on the slope FOS; and (2) the curves of the horizontal slope displacement vs. the minimum slope FOS could be fitted by a hyperbolic model, which would be beneficial to obtain the horizontal slope displacement for the slope in the critical state.