• 제목/요약/키워드: Double deviation

검색결과 152건 처리시간 0.025초

The Analysis of Breakdown Voltage for the Double-gate MOSFET Using the Gaussian Doping Distribution

  • Jung, Hak-Kee
    • Journal of information and communication convergence engineering
    • /
    • 제10권2호
    • /
    • pp.200-204
    • /
    • 2012
  • This study has presented the analysis of breakdown voltage for a double-gate metal-oxide semiconductor field-effect transistor (MOSFET) based on the doping distribution of the Gaussian function. The double-gate MOSFET is a next generation transistor that shrinks the short channel effects of the nano-scaled CMOSFET. The degradation of breakdown voltage is a highly important short channel effect with threshold voltage roll-off and an increase in subthreshold swings. The analytical potential distribution derived from Poisson's equation and the Fulop's avalanche breakdown condition have been used to calculate the breakdown voltage of a double-gate MOSFET for the shape of the Gaussian doping distribution. This analytical potential model is in good agreement with the numerical model. Using this model, the breakdown voltage has been analyzed for channel length and doping concentration with parameters such as projected range and standard projected deviation of Gaussian function. As a result, since the breakdown voltage is greatly changed for the shape of the Gaussian function, the channel doping distribution of a double-gate MOSFET has to be carefully designed.

편차제곱평균과 수정량분산의 균형을 위한 단일 및 이중 지수가중이동평균 피드백 수정기의 수정 (Modifications of single and double EWMA feedback controllers for balancing the mean squared deviation and the adjustment variance)

  • 박창순;권성구
    • Journal of the Korean Data and Information Science Society
    • /
    • 제20권1호
    • /
    • pp.11-24
    • /
    • 2009
  • 수정절차에서 공정수정기는 잡음이 존재하지만 제거할 수 없을 때 공정수준을 목표치에 가깝게 수정하는데 종종 유용하게 사용된다. 강건 수정기의 예로는 단일 및 이중 지수가중이동평균 수정기가 있다. 이중 지수가중이동평균 수정기는 단일 지수가중이동평균 수정기가 제거할 수 없는 공정편차의 치우침을 줄일 수 있도록 고안되었다. 이 논문에서는 이 두 가지 수정기가 적용될 때 과도하게 커질 수 있는 수정량분산을 줄일 수 있도록 원래의 수정기에 지수가중이동평균을 적용함으로써 수정되었다. 주어지 수정기에 대한 지수가중이동평균 수정은 편차제곱평균은 조금 증가시키지만, 수정량분산을 줄이는데 성공적임을 보이고 있다.

  • PDF

10 nm이하 비대칭 이중게이트 MOSFET의 하단 게이트 전압에 따른 터널링 전류 분석 (Analysis of Tunneling Current for Bottom Gate Voltage of Sub-10 nm Asymmetric Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제19권1호
    • /
    • pp.163-168
    • /
    • 2015
  • 본 연구에서는 10 nm이하 채널길이를 갖는 비대칭 이중게이트 MOSFET의 하단 게이트 전압에 대한 터널링 전류(tunneling current)의 변화에 대하여 분석하고자한다. 단채널 효과를 감소시키기 위하여 개발된 다중게이트 MOSFET중에 비대칭 이중게이트 MOSFET는 채널전류를 제어할 수 있는 요소가 대칭형의 경우보다 증가하는 장점을 지니고 있다. 그러나 10nm 이하 채널길이를 갖는 비대칭 이중게이트 MOSFET의 경우, 터널링 전류에 의한 차단전류의 증가는 필연적이다. 본 연구에서는 차단전류 중에 터널링 전류의 비율을 계산함으로써 단채널에서 발생하는 터널링 전류의 영향을 관찰하고자 한다. 포아송방정식을 이용하여 구한 해석학적 전위분포와 WKB(Wentzel-Kramers-Brillouin) 근사를 이용하여 터널링 전류를 구하였다. 결과적으로 10 nm이하의 채널길이를 갖는 비대칭 이중게이트 MOSFET에서는 하단 게이트 전압에 의하여 터널링 전류가 크게 변화하는 것을 알 수 있었다. 특히 채널길이, 상하단 산화막 두께 그리고 채널두께 등에 따라 매우 큰 변화를 보이고 있었다.

틸팅열차 측면재의 차음 전략 (Sound Insulation Strategy of the Side Panels in a Tilting Train)

  • 김석현;서태건
    • 산업기술연구
    • /
    • 제31권A호
    • /
    • pp.33-38
    • /
    • 2011
  • In an express tilting train, side wall insulating the noise from the exterior sound source consists of two parts. One is the layered composite panel including aluminum honeycomb, glass wool and nomex honeycomb. The other is the double glazed window. In this study, sound insulation performance of the two parts is investigated by mass law and experiment. Based on ASTM E2249-02, the intensity sound transmission loss (TL) is measured on the specimens of the two parts. Mass law deviation (MLD) is considered in order to compare the sound insulation performance in respect of weight. Contribution of each part to the sound insulation is analyzed and the sound insulation strategy for the interior noise reduction is investigated.

  • PDF

Tethered DNA shear dynamics in the flow gradient plane: application to double tethering

  • Lueth, Christopher A.;Shaqfeh, Eric S.G.
    • Korea-Australia Rheology Journal
    • /
    • 제19권3호
    • /
    • pp.141-146
    • /
    • 2007
  • We examine the wall contact of a $3\;{\mu}m$ tethered DNA chain's free end under shear with a focus on developing schemes for double-tethering in the application of making scaffolds for molecular wires. At this scale our results are found to be highly dependent on small length scale rigidity. Chain-end-wall contact frequency, mean fractional extension deficit upon contact, and standard deviation in extension upon contact are examined for scaling with dimensionless flow strength, Wi. Predictions made using a one dimensional approximation to the Smoluchowski equation for a dumbbell and three dimensional dumbbell simulations produce extension deficit, standard deviation, and frequency scaling exponents of -1/3, -1/3, and 2/3, respectively whereas more fine-grained Kratky-Porod (KP) simulations produce scaling exponents of -0.48, -0.42, and 0.76. The contact frequency scaling of 2/3 is derived from the known results regarding cyclic dynamics Analytical scaling predictions are in agreement with those previously proposed for ${\lambda}-DNA$. [Ladoux and Doyle, 2000, Doyle et al., 2000]. Our results suggest that the differences between the dumbbell and the KP model are associated with the addition of chain discretization and the correct bending potential in the latter. These scaling results will aide future exploration in double tethering of DNA to a surface.

나노구조 이중게이트 MOSFET에서 전도중심의 파라미터 의존성 (Parameter dependent conduction path for nano structure double gate MOSFET)

  • 정학기;이재형;이종인
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2006년도 춘계종합학술대회
    • /
    • pp.861-864
    • /
    • 2006
  • 본 연구에서는 분석학적 모델을 이용하여 나노구조 이중게이트 MOSFET의 전도현상을 고찰하고자 한다. 분석학적모델을 유도하기 위하여 포아슨방정식을 이용하였다. 전류전도에 영향을 미치는 전도메카니즘은 열방사전류와 터널링전류를 사용하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙값에 대하여 이차원 시뮬레이션값과 비교하였다. 이중게이트 MOSFET의 구조적 파라미터인 게이트길이, 게이트 산화막 두께, 채널두께에 따라 전도중심의 변화와 전도중심이 서브문턱 스윙에 미치는 영향을 고찰하였다. 또한 채널도핑농도에 따른 전도중심의 변화를 고찰함으로써 이중 게이트 MOSFET의 타당한 채널도핑농도를 결정하였다.

  • PDF

나노구조 이중게이트 MOSFET에서 전도중심의 파라미터 의존성 (Parameter dependent conduction path for nano structure double gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제12권3호
    • /
    • pp.541-546
    • /
    • 2008
  • 본 연구에서는 분석학적 모델을 이용하여 나노구조 이중게이트 MOSFET의 전도현상을 고찰하고자 한다. 분석학적 모델을 유도하기 위하여 포아슨방정식을 이용하였다. 전류전도에 영향을 미치는 전도메카니즘은 열방사전류와 터널링전류를 사용하였으며 본 연구의 모델이 타당하다는 것을 입증하기 위하여 서브문턱스윙값에 대하여 이차원 시뮬레이션 값과 비교하였다. 이중게이트 MOSFET의 구조적 파라미터인 게이트길이, 게이트 산화막 두께, 채널두께에 따라 전도중심의 변화와 전도중심이 서브문턱스윙에 미치는 영향을 고찰하였다. 또한 채널 도핑농도에 따른 전도중심의 변화를 고찰함으로써 이중게이트 MOSFET의 타당한 채널도핑농도를 결정하였다.

Simulation of High-Speed and Low-Power CMOS Binary Image Sensor Based on Gate/Body-Tied PMOSFET-Type Photodetector Using Double-Tail Comparator

  • Kwen, Hyeunwoo;Kim, Sang-Hwan;Lee, Jimin;Choi, Pyung;Shin, Jang-Kyoo
    • 센서학회지
    • /
    • 제29권2호
    • /
    • pp.82-88
    • /
    • 2020
  • In this paper, we propose a complementary metal-oxide semiconductor (CMOS) binary image sensor with a gate/body-tied (GBT) p-channel metal-oxide-semiconductor field-effect transistor (PMOSFET)-type photodetector using a double-tail comparator for high-speed and low-power operations. The GBT photodetector is based on a PMOSFET tied with a floating gate (n+ polysilicon) and a body that amplifies the photocurrent generated by incident light. A double-tail comparator compares an input signal with a reference voltage and returns the output signal as either 0 or 1. The signal processing speed and power consumption of a double-tail comparator are superior over those of conventional comparator. Further, the use of a double-sampling circuit reduces the standard deviation of the output voltages. Therefore, the proposed CMOS binary image sensor using a double-tail comparator might have advantages, such as low power consumption and high signal processing speed. The proposed CMOS binary image sensor is designed and simulated using the standard 0.18 ㎛ CMOS process.

A Rare Case of Double Trisomy Mosaicism: 47,XXX/47,XX,+8

  • Lee, Jae Hee;Kim, Heung Sik;Ha, Jung Sook
    • Journal of Genetic Medicine
    • /
    • 제10권2호
    • /
    • pp.117-119
    • /
    • 2013
  • Double trisomy mosaicism of two different cell lines is extremely rare, particularly those that involve constitutional trisomy 8. We report a case of 47,XXX/47,XX,+8 in a 12-year-old female presenting with several skeletal anomalies. She exhibited distinct phenotypic features such as tall stature, deviation of the left middle finger, webbing of both thumbs and flexion deformities of the both third and fifth distal intermediate phalanges. A mild impulse-control disorder was observed, without mental retardation. Chromosomal and fluorescence in situ hybridization analysis demonstrated double trisomy mosaicism both on lymphocytes and buccal epithelial cells.

도핑분포함수에 따른 비대칭 MOSFET의 문턱전압이하 스윙 분석 (Analysis of Subthreshold Swing for Doping Distribution Function of Asymmetric Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제18권5호
    • /
    • pp.1143-1148
    • /
    • 2014
  • 본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 도핑분포함수의 변화에 따른 문턱전압이하 스윙의 변화를 분석하였다. 이중게이트 MOSFET의 특성을 결정하는 가장 기본적인 요소는 채널의 크기 즉, 채널길이, 채널두께 등과 채널의 도핑분포함수이다. 도핑분포는 채널도핑 시 사용하는 이온주입법에 의하여 결정되며 일반적으로 가우스분포함수에 준한다고 알려져 있다. 포아송방정식을 이용하여 전하분포를 구하기 위하여 가우스분포함수을 이용하였다. 가우스분포함수는 반드시 상하 대칭이 아니므로 채널길이 및 채널두께, 그리고 비대칭 이중게이트 MOSFET의 상하단 게이트 전압 변화 등에 따라 문턱전압이하 스윙 값은 크게 변화할 것이다. 이에 본 연구에서는 가우스분포함수의 파라미터인 이온주입범위 및 분포편차에 따른 문턱전압이하 스윙의 변화를 관찰하고자 한다. 분석결과, 문턱전압이하 스윙은 도핑분포함수 및 게이트 전압 등에 따라 크게 영향을 받는 것을 관찰할 수 있었다.