• 한국통신학회논문지
• /
• 제37권6C호
• /
• pp.462-468
• /
• 2012

본 논문은 SDR(software-defined radio)기반 무선 통신장비를 위한 디지털 AGC(Automatic Gain Control) 알고리즘에 대한 것이다. 수신신호는 무선 채널 구간에서 발생하는 경로 감쇄 및 수신단 front-end 동작에 의해 시간에 따라 변하는데, 신뢰성 있는 신호 복호를 위해서는 빠르고 정확한 AGC 기술이 적용되어야 한다. 또한, 하나의 수신기에서 다양한 웨이브폼을 수신하는 SDR 통신장비를 위해서는 적응적인 AGC 기술이 필요하다. 본 논문에서 다양한 웨이브폼에 대해 적용하기 위한 2단계로 구성된 적응적 구조를 제안한다. 제안한 적응적 구조는 수신신호 크기에 따라 이득값(gain) 선택 단계를 선택, 변경함으로써 빠르고 안정적인 이득값 조절을 가능하게 한다. 컴퓨터 모의실험을 통하여 제안하는 방식의 수렴속도 및 안정화 정도를 검증하고, 기존 방식과 비교하여 빠른 수렴 속도를 보임을 확인한다.

• 한국전자파학회논문지
• /
• 제18권4호
• /
• pp.379-388
• /
• 2007

본 논문에서는 사람의 생체 신호를 감지하기 위해 1.6 GHz 단일 채널 도플러 센서와 아날로그 및 디지털 신호 처리부로 구성되어 있는 실시간 호흡 및 심장 박동 감지기를 개발하였다. 도플러 센서의 RF Front End는 발진기, 믹서, 저잡음 증폭기, 브랜치-라인 하이브리드, 그리고 패치 안테나로 구성되어 있다. 센서에 사용된 브랜치-라인 하이브리드는 기존의 하이브리드에 비해 40 % 정도 크기를 줄이면서도 상당히 유사한 성능을 가지도록 인공 전송 선로(artificial transmission line)를 사용하였다. 아날로그 신호처리부는 2차 Sallen-Key 능동 필터를 사용하여 제작되었고 디지털 신호 처리부는 LabVIEW를 사용하여 컴퓨터상에서 구현되었다. 개발된 시스템은 최대 50 cm 거리에서 사람의 호흡과 심장 박동을 측정함으로써 성능을 검증하였다.

• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.149-155
• /
• 2015

본 논문에서는 선형성이 개선된 5MHz의 샘플링 주파수를 가지는 10-비트 디지털/아날로그 변환기를 제안한다. 제안하는 디지털/아날로그 변환기는 10-비트 R-2R 기반 디지털/아날로그 변환기, rail-to-rail 입력 범위의 차동 전압증폭기를 이용하는 출력버퍼, 그리고 바이어스 전압을 위한 밴드-갭 기준전압 회로로 구성된다. R-2R 디지털/아날로그 변환기의 2R 구현에 스위치를 위해 사용되는 인버터의 turn-on 저항 값을 포함하여 설계함으로 선형성을 개선시킨다. DAC의 최종 출력 전압 범위는 출력버퍼에 차동전압증폭기를 이용함으로 R-2R의 rail-to-rail 출력 전압으로부터 $2/3{\times}VDD$로 결정된다. 제안된 디지털/아날로그 변환기는 1.2V 공급전압과 1-poly, 8-metal을 이용하는 130nm CMOS 공정에서 구현되었다. 측정된 디지털/아날로그 변환기의 동적특성은 9.4비트의 ENOB, 58dB의 SNDR, 그리고 63dBc의 SFDR이다. 측정된 DNL과 INL은 -/+0.35LSB 미만이다. 제작된 디지털/아날로그 변환기의 면적과 전력소모는 각각 $642.9{\times}366.6{\mu}m^2$과 2.95mW이다.

• 한국통신학회논문지
• /
• 제32권8A호
• /
• pp.785-793
• /
• 2007

본 논문에서는 TP 케이블을 이용하여 100Mbps의 전송 속도를 지원하는 100Base-TX Ethernet 수신기의 디지털 신호 처리부를 제안하였다. 제안하는 디지털 신호 처리부는 자동 이득 조절기, 심볼 동기 복원기, 적응 등화기, BLW 보정기로 구성되어 있으며 초기 위상에 상관없이 150m까지 $10^{-12}BER$이하의 성능을 보였다. 제안하는 신호 처리부는 일부 블록을 제외한 모든 부분을 디지털로 구현하였으며 적응 등화기와 BLW 보정기 연동 구조는 기존의 적응 등화기 에러 값을 이용하는 구조에 비하여 MSE가 약 1dB정도의 성능 향상을 가져왔다. 설계한 디지털 신호 처리부는 Verilog-HDL로 구현되었으며 삼성 $0.18{\mu}m$ 라이브러리를 사용하여 합성 결과 동작 속도는 7.01ns 이며 총 게이트 수는 128.528 게이트였다.

• 한국산학기술학회논문지
• /
• 제13권6호
• /
• pp.2484-2490
• /
• 2012

본 연구는 EV용 전기차동차의 차세대 에너지원인 리튬이온 배터리 팩을 관리하는 BMS의 성능 검증을 위한 시뮬레이터의 Cell simulation 보드와 이를 컨트롤 할 수 있는 임베디드 프로그램을 개발 하였다. 그리고 시뮬레이터의 속도를 향상시키고, 시스템 단가를 낮출 수 있는 Amplifier를 직렬로 연결하는 방식을 고안하여 OP amp와 트랜지스터를 직렬로 연결하였다. 또한, DAC를 채널마다 사용하여 채널간 절연(isolation)성능 을 기존 방식보다 향상 시켰다. 그리고 전류 제한 보호회로를 구성하여, 외란으로부터 보드를 보호 할 수 있도록 하였다. 개발된 시뮬레이터의 성능 검증을 위하여 각 셀에 5V부터 0.5V까지 0.5V의 크기로 전압을 강하 시키면서 총 10번의 실험을 하였다. 실험 데이터의 유의성 분석 결과, 모든 실험 조건에서 평균 0.001~0.004V 표준 편차로 출력되는 것을 확인하였으며, 이를 통하여 본 시뮬레이터가 높은 유의성 및 반복성을 가지는 시스템임을 확인 할 수 있었다.

• 대한전자공학회논문지TC
• /
• 제49권1호
• /
• pp.78-84
• /
• 2012

본 논문에서는 밀리미터파 탐색기에 사용되는 Ka-대역 수신기 모듈 설계 및 제작 기법을 제시하였다. 수신기 모듈은 안테나 연결을 위한 도파관, 순환기(Circulator) 및 모드 변환기, 수신기 보호를 위한 리미터 및 이득 제어 증폭기를 포함한다. 또한 모노 펄스 수신을 위한 합, 고각 및 방위각 채널로 구성되며 재밍 신호 확인을 위한 SLB(Sidelobe Blankin) 채널로 구성된다. 본 논문에서는 ADC(Analog to Digital Converter)의 비선형 특성에 따른 수신기 이득 및 이득 제어 범위를 분석하고, 넓은 수신기 동작 영역을 가지도록 설계되었다. 제작된 Ka-대역 수신기 측정 결과, 주파수 대역은 1 GHz, 잡음 지수는 8.2 dB 이하, 이득은 $56{\pm}2dB$, 동적 영역은 135 dB, 이득 제어 86 dB 이상, 채널간 격리도 35 dB 이상이다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제55권11호
• /
• pp.502-510
• /
• 2006

In this paper, we describe implementation of a computer access device for the severly motor-disability. Many people with severe motor disabilities need an augmentative communication technology. Those who are totally paralyzed, or 'locked-in' cannot use conventional augmentative technologies, all of which require some measure of muscle control. The forehead is often the last site to suffer degradation in cases of severe disability and degenerative disease. For example, In ALS(Amyotrophic Lateral Sclerosis) and MD(Muscular dystrophy) the ocular motorneurons and ocular muscles are usually spared permitting at least gross eye movements, but not precise eye pointing. We use brain and body forehead bio-potentials in a novel way to generate multiple signals for computer control inputs. A bio-amplifier within this device separates the forehead signal into three frequency channels. The lowest channel is responsive to bio-potentials resulting from an eye motion, and second channel is the band pass derived between 0.5 and 45Hz, falling within the accepted Electroencephalographic(EEG) range. A digital processing station subdivides this region into eleven components frequency bands using FFT algorithm. The third channel is defined as an Electromyographic(EMG) signal. It responds to contractions of facial muscles and is well suited to discrete on/off switch closures, keyboard commands. These signals are transmitted to a PC that analyzes in a time series and a frequency region and discriminates user's intentions. That software graphically displays user's bio-potential signals in the real time, therefore user can see their own bio-potentials and control their physiological signals little by little after some training sessions. As a result, we confirmed the performance and availability of the developed system with experimental user's bio-potentials.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권2호
• /
• pp.189-197
• /
• 2014

This work proposes a 12b 100 MS/s $0.11{\mu}m$ CMOS three-step hybrid pipeline ADC for high-speed communication and mobile display systems requiring high resolution, low power, and small size. The first stage based on time-interleaved dual-channel SAR ADCs properly handles the Nyquist-rate input without a dedicated SHA. An input sampling clock for each SAR ADC is synchronized to a reference clock to minimize a sampling-time mismatch between the channels. Only one residue amplifier is employed and shared in the proposed ADC for the first-stage SAR ADCs as well as the MDAC of back-end pipeline stages. The shared amplifier, in particular, reduces performance degradation caused by offset and gain mismatches between two channels of the SAR ADCs. Two separate reference voltages relieve a reference disturbance due to the different operating frequencies of the front-end SAR ADCs and the back-end pipeline stages. The prototype ADC in a $0.11{\mu}m$ CMOS shows the measured DNL and INL within 0.38 LSB and 1.21 LSB, respectively. The ADC occupies an active die area of $1.34mm^2$ and consumes 25.3 mW with a maximum SNDR and SFDR of 60.2 dB and 69.5 dB, respectively, at 1.1 V and 100 MS/s.

• 한국위성정보통신학회논문지
• /
• 제11권3호
• /
• pp.104-109
• /
• 2016

해외 제작으로 개발된 무궁화위성의 상용 중계기 기술을 시작으로 위성통신의 중계기술은 Ku 대역 및 Ka 대역의 우주인증용 탑재체 구성부품의 개발을 거쳐 천리안위성 1호에 국내 기술로 개발된 Ka 대역 탑재체를 성공적으로 탑재하여 운용함으로써 발전을 거듭하고 있다. 군용 위성통신은 능동중계기인 Dehop/Rehop 중계기를 탑재한 무궁화위성 5호의 아나시스(ANASIS) 체계로써 시작되어, 항재밍/저피탐 기능을 갖춘 대전자전 중계기(DAT)와 통신용량 증가에 유연하게 대처할 수 있는 디지털 중계기(DCAMP)의 탑재가 개발 중에 있다. 본 논문에서는 국내에서 개발되는 정지궤도 위성의 개발현황을 살펴보고, 탑재 개발되었던 상용 및 군용의 중계기술을 토대로 국내 군 위성통신의 개발 방향을 논하고자 한다. 제한된 주파수 자원을 고려할 때, 평시에는 다양한 중용량의 군 위성통신 신호를 중계하고 준 전시에는 모드를 변경하여 지능적인 고기동 전술 재밍 신호에 대응할 수 있는 전장적응형 간섭회피의 겸용 중계기술이 주요할 것이다. 이러한 주파수 도약 및 중용량 겸용의 중형급 군 통신위성이 국내의 자립 기술로써 개발될 수 있는 기반이 마련되고 있다고 사료가 된다.

• 한국항공우주학회지
• /
• 제43권1호
• /
• pp.72-78
• /
• 2015

오늘날 위성은 통신, 기상, 해양탐사, 광학, 레이다등 민수분야에서 군사분야까지 폭넓게 적용되어 그 유용성이 점점 더 증가되고 있다. 또한, 부품기술의 발달로 위성 전장품의 기능도 더욱 능동적인 형태로 진화되고 있다. 위성선진국에서는 통신위성의 중계기 효율을 증가시키고, 간섭신호를 제거하여 가입자 서비스 품질을 유지하기 위해서 디지털중계기를 탑재하고 있다. 디지털중계기는 다양한 기능구현을 위해 신호처리용 부품들을 다수 사용한다. 따라서, 기존의 수동형 중계기에 비해 많은 전력을 소모하여 더 높은 발열 상태를 유지한다. 본 논문에서는 우주인증모델(EQM)급으로 자체 제작된 디지털중계기 열진공 시험결과의 성능을 분석한다. 열진공시험과정중 디지털중계기의 기능검증을 위해 디지털 이득조정 시험결과를 제시한다. 또한, 열진공 시험결과를 근거로 주요부품의 부하경감(Derating)을 분석하여 디지털중계기 설계의 적절성을 논의한다.