• 제목/요약/키워드: Digital architecture design

검색결과 752건 처리시간 0.029초

3차원 콘텐츠의 효율적인 병렬 시각화를 위한 CUDA 환경 기반 객체 지향 프로그래밍 기법 (CUDA-based Object Oriented Programming Techniques for Efficient Parallel Visualization of 3D Content)

  • 박태정
    • 디지털콘텐츠학회 논문지
    • /
    • 제13권2호
    • /
    • pp.169-176
    • /
    • 2012
  • 본 논문에서는 3차원 콘텐츠의 효율적인 병렬 시각화 프로그래밍을 위한 CUDA(Compute Unified Device Architecture) 환경에서의 객체 지향 플랫폼을 제안한다. 이러한 목적을 위해 GPU 프로그래밍을 위한 CUDA 환경에서의 C++ 객체 지향 프로그래밍의 특성과 제약을 논의하고 그 해결 방안을 제시하며 MVC (Model/View/Controller) 디자인 패턴에 기초한 3차원 병렬 시각화 플랫폼의 구현을 제안한다. 또한 이 MVC 디자인 패턴에 따라 적분형 MLS(iMLS)와 부호 거리장(SDF)을 이용한 3차원 모델링 기법을 Marching Cubes 및 Raytracing으로 시각화하는 예제의 구현을 논의한다. 제안하는 방법은 간단한 인터페이스의 구현만으로 GPU 병렬 처리가 자동화된다는 특징이 있으며 개발자 입장에서 객체 지향 프로그래밍의 일반적인 장점들, 즉, 코드 관리 용이성, 코드 재활용 등의 이점을 추상화와 상속을 통해 병렬 환경에서도 실현한다. 본 논문에서는 제안하는 플랫폼에 대해 두 가지 사례만 구현했으나 다양한 모델링 기법과 시각화 기법을 조합할 수 있기 때문에 컴퓨터 그래픽스 전반에서 널리 활용 가능할 것으로 기대한다.

차세대통신망(NGN) Infrastructure에서의 정보보호시스템 고가용성 차단구조 설계 (A Building Method of High Availability Protection Architecture in Next Generation Network (NGN) Information Security System)

  • 노시춘;방기천
    • 디지털콘텐츠학회 논문지
    • /
    • 제8권4호
    • /
    • pp.483-489
    • /
    • 2007
  • NGN인프라 환경에서의 정보보호시스템 고가용성 구조는 정보보호 인프라스트럭쳐에 우선적으로 적용되어야 한다. 왜냐하면 NGN 환경의 정보시스템 상에서는 접속점의 다원화와 접속기술의 다양성으로 인하여 정보보호에 위배되는 침입 발생가능성이 현저하게 높아짐으로 인하여 매 순간마다 더욱 정밀한 침입차단 장치와 기능이 요구되기 때문이다. NGN인프라 환경에서 정보보호 고가용성 기능 확보는 정보시템 보안을 위한 선결과제로서 정보보호 인프라스트럭 구조와 기능 재설계를 통해 보증될 수 있다. 정보보호 인프라스트럭쳐 시스템상의 active-active 고가용성 구조는 정보시스템 운용구조상에서 구조설계와 기능상 failover 메커니즘을 구현하므로서 확보된다. 본 연구에서 제안한 정보보호고가용성 인프라 구조를 적용할 경우 트러블패킷에 의한 시스템오버로드를 감소시키고 SNMP polling trap 과 ICMP transport factor 소통을 향상시키고 있음이 실험을 통해 검증 되었다.

  • PDF

생체 의학 정보 수집이 가능한 실리콘 비드용 가변적인 속도 클록 데이터 복원 회로 설계 (A Design of Variable Rate Clock and Data Recovery Circuit for Biomedical Silicon Bead)

  • 조성훈;이동수;박형구;이강윤
    • 한국산업정보학회논문지
    • /
    • 제20권4호
    • /
    • pp.39-45
    • /
    • 2015
  • 이 논문은 블라인드 오버샘플링(Blind Oversampling) 기법을 이용한 가변적인 속도 클록 데이터 복원 회로 설계에 관한 내용을 제시하고 있다. 클록 데이터 복원 회로는 기본적으로 클록 복원과 데이터 복원 회로로 구성되어 있다. 클록 복원 회로는 넓은 범위를 가지는 전압 제어 발진기(Wide Range VCO)와 밴드 선택(Band Selection) 기법을 복합적으로 사용하여 구현하였고 데이터 복원 회로는 머저리티 보팅(Majority Voting) 방식을 이용하는 디지털 회로로 제안하여 저전력 및 작은 면적으로 구성하였다. 넓은 범위를 가지는 전압 제어 발진기와 데이터 복원회로를 디지털로 구현함으로써 저전력으로 가변적인 속도 클록 데이터 복원회로 구현이 가능하였다. 설계된 회로는 약 10bps에서 2Mbps 범위에서 동작한다. 전체 전력 소비는 1MHz 클록에서 약 4.4mW의 전력을 소비한다. 공급전압은 1.2V 이며 제작된 코어의 면적은 $120{\mu}m{\times}75{\mu}m$ 이고 $0.13{\mu}m$ CMOS 공정에서 제작되었다.

데이터 도움 방식의 효율적인 디지털 위성 방송 초기 주파수 추정회로 설계 (Design of an Efficient Initial Frequency Estimator based on Data-Aided algorithm for DVB-S2 system)

  • 박장웅;선우명훈
    • 한국통신학회논문지
    • /
    • 제34권3A호
    • /
    • pp.265-271
    • /
    • 2009
  • 본 논문은 위성방송 표준인 DVB-S2 (Digital Video Broadcasting - Second Generation)의 복조기 설계에서 중요한 부분 중의 하나인 초기 주파수 추정 회로를 효율적으로 설계하는 방법을 제안한다. DVB-D2에서 초기 주파수 오차는 심볼 전송률의 20%에 해당하며 심볼 전송률이 25Msps일 경우 ${\pm}5MHz$에 달한다. 이와 같이 큰 초기주파수 오차를 추정하기 위해서는 추정 범위가 넓은 알고리즘이 요구된다. 본 논문에서는 데이터 도움 방식의 알고리즘들을 분석하고 성능 비교한 결과 M&M (Mengali & Moreli) 알고리즘이 낮은 SNR에서 우수한 추정 성능을 보여줌을 확인하였다. M&M 알고리즘을 적용한 기존의 주파수 추정 회로는 하드웨어 복잡도가 높기 때문에 자기 상관기와 역 탄젠트기의 수를 줄임으로서 전체 초기 주파수 추정기의 하드웨어 복잡도를 낮추는 방법을 제안한다. 제안된 구조는 기존의 구조에 비해 하드웨어 복잡도가 약 64.5%정도 감소하였으며 Xilinx Virtex II FPGA 검증 보드를 이용하여 제안된 구조를 검증하였다.

TRS 중계기용 디지털기반 RF 제어 시스템의 구현 (FImplementation of RF Controller based on Digital System for TRS Repeater)

  • 서영호
    • 한국정보통신학회논문지
    • /
    • 제11권7호
    • /
    • pp.1289-1295
    • /
    • 2007
  • 본 논문에서는 유 무선 네트워 킹을 지원하는 TRS 중계기의 전체적인 RF 시스템들을 디지털 방식으로 제어 할 수 있는 고성능 병렬 제어 시스템을 구현하였다. 구현된 시스템은 순 역방향 LPA(Linear Power Amplifier), 순 역방향 LNA(Low Noise Amplifier), 채널카드, 직렬통신(RS-232), 유 무선 TCP/IP 통신의 제어를 담당하는 FPGA(Field Programmable Gate Array) 칩과 전체 시스템의 제어를 관장하는 마스터(Master) 마이크로프로세서, 순 역방향 스펙트럼 분석기(Spectrum Analyzer, SA)를 내장하여 현재 통신되고 있는 채널의 주파수 스펙트럼을 5KHz 단위의 해상도로 관찰할 수 있도록 하는 슬레이브 마이크로프로세서, 각각의 채널카드들을 개별적으로 감시하고 채널카드내의 주파수 합성기(Frequency Synthesizer)를 프로그래밍하기 위한 10개의 채널카드용 마이크로프로세서, 그리고 그 밖의 몇 가지 주변기기들과 회로들로 구성된다. 전체 시스템은 동작의 효율성과 병렬성을 비롯하여 구현의 적합성과 비용을 고려하여 H/W(Hardware) 및 S/W(Software) 부분으로 나누었고, H/W도 FPGA과 마이크로프로세서로 나누어서 최적화를 이루고자 노력하였다.

고해상도를 위한 DAC 오차 보정법을 가진 10-비트 전류 출력형 디지털-아날로그 변환기 설계 (A Design of 10bit current output Type Digital-to-Analog converter with self-Calibration Techique for high Resolution)

  • 송준계;신건순
    • 한국정보통신학회논문지
    • /
    • 제12권4호
    • /
    • pp.691-698
    • /
    • 2008
  • 본 논문은 상위 7-비트와 하위3-비트의 binary-thermal decoding 방식과 segmented 전류원 구조로서 전력소모, 선형성 및 글리치 에너지 등 주요 사양을 고려하여, 3.3V 10비트 CMOS D/A 변환기를 제안한다. 동적 성능을 향상 시키기위해 출력단에 return-to-zero 회로를 사용하였고, segmented 전류원 구조와 최적화 된 binary-thermal decoding 방식으로 D/A 변환기가 가질 수 있는 장점은 디코딩 논리 회로의 복잡성을 단순화함으로 칩면적을 줄일 수 있다. 제안된 변환기는 $0.35{\mu}m$ CMOS n-well 표준공정을 이용한다. 설계된 회로의 상승/하강시간, 정착시간, 및 INL/DNL은 각각 1.90/2.0ns, 12.79ns, ${\pm}2.5/{\pm}0.7\;LSB$로 나타난다. 또한 설계된 D/A 변환기는 3.3V의 공급전원에서는 250mW의 전력소모가 측정된다.

BIM기반 에너지절약계획서 건축부문 부분자동화 작성 시스템 제안 - BIM 소프트웨어와 EXCEL VBA를 이용한 자동화과정을 중심으로 - (A Proposal for Partial Automation Preparation System of BIM-based Energy Conservation Plan - Case Study on Automation Process Using BIM Software and Excel VBA -)

  • 류재호;황종민;김솔이;서화영;이지현
    • 한국BIM학회 논문집
    • /
    • 제12권2호
    • /
    • pp.49-59
    • /
    • 2022
  • The main idea of this study is to propose a BIM-based automation system drawing up a report of energy conservation plan in the architecture division. In order to obtain a building permit, an energy conservation plan must be prepared for buildings with a total floor area of 500m2 or more under the current law. Currently, it is adopted as a general method to complete a report by obtaining data and drawings necessary for an energy conservation plan through manual work and input them directly into the verification system. This method takes a lot of effort and time in the design phase which ultimately increases the initial cost of the business, including the services of companies specialized in the environmental field. However, in preparation for mandatory BIM work process in the future, it is necessary to introduce BIM-based automatic creation system that has an advantage for shortening the whole process to enable rapid permission of energy-saving designs for buildings. There may be many methods of automation, but this study introduces how to build an application using Dynamo of Revit, in terms of utilizing BIM, and write an energy conservation plan by automatic completion of report through Dynamo and Excel's VBA algorithm, which can save time and cost in preparing the report of energy conservation plan compared with the manual process. Also we have insisted that the digital transformation of architectural process is a necessary for an efficient use of our automation system in the current energy conservation plan workflow.

도심 가로정원의 심리적 회복효과에 관한 연구 (The Effect of Street Gardens on Psychological Restoration)

  • 권현숙;함연경;김혜령;윤희연
    • 한국조경학회지
    • /
    • 제45권1호
    • /
    • pp.35-51
    • /
    • 2017
  • 가로정원은 서울시 가로환경 개선 사업의 일환으로, 보행자들에게 심미적 만족과 심리적 안정감을 제공하기 위한 휴식공간으로 설치되었다. 본 연구에서는 실제 가로정원이 이용자의 심리적 향상을 돕는지 고찰하기 위해, 가로정원과 이에 상응하는 비교대상지를 선정하여 설문조사를 실시하고, 결과를 비교하였다. 서울시에 위치한 총 9개의 가로정원 중 강남대로, 디지털로, 테헤란로에 설치된 가로정원을 대상지로 선택하였으며, 비교대상지로는 동일 대로상에 위치하며 물리적 환경이 유사하나 가로정원 사업이 시행되지 않은 3개의 장소를 선정하였다. 설문은 주의회복이론(Attention Restoration Theory: ART)을 근거, '매력감(Fascination), '벗어남(Being away)', '짜임새(Coherence)', '규모(Scope)'를 중심으로 구성된 회복환경지각척도-11(Perceived Restorativeness Scale-11) 질문과, 심리적 회복을 유도한 설계 요소를 묻는 질문으로 구성하였고, 요인분석, 신뢰도 분석, 독립표본 t-검정을 이용하여 분석하였다. 분석 결과, 가로정원은 이용자들의 심리적 회복에 비교적 긍정적 효과를 미치며, 특히 이용자들에게 매력감과 흥미로움을 부여한다고 나타났다. 그러나 가로정원은 이용자들에게 고단한 현실에서 벗어나는 듯한 느낌을 주지 못하여 심리적 향상효과의 한계를 드러냈다. 심리적 회복효과를 유도한 가로정원의 물리적 요소는 나무벤치, 나무, 꽃으로 나타나, 자연적인 요소가 인공적 요소보다 심리적 회복에 긍정적 영향을 준다는 심리회복 이론에 부합하였다. 본 연구의 결과는 향후 가로정원 사업을 추진함에 있어 계획 및 설계 가이드라인 개발에 기여할 것으로 기대된다.

인터넷기반 P2P 컴퓨팅 환경에서의 콘텐츠 전송 서비스 시스템에 관한 연구 (Contents Delivery Service System in Internet-based P2P Computing)

  • 김진일
    • 인터넷정보학회논문지
    • /
    • 제6권6호
    • /
    • pp.1-12
    • /
    • 2005
  • 웹 컨텐츠의 수가 폭팔적으로 빠르게 증가하고 있고, 대부분의 컨텐츠의 크기는 고정적이지만 증가되는 양은 상당히 유동적이다. 그러므로 인터넷을 기반으로 한 클라이언트/서버 형태의 컨텐츠 전송 시스템은 서버의 의존도, 과부하 등으로 인해 시스템이 마비되는 취약점을 가지고 있다. 이러한 문제를 해결하기 위해 인터넷상의 유휴 컴퓨팅 자원을 활용한다. 본 논문에서는 컴퓨팅 자원의 공유를 목적으로 하는 P2P 컴퓨팅 환경에서 유휴 컴퓨팅 자원을 이용하여 사이버 교육 시스템을 구축하는 데 필요한 콘텐츠 전송 서비스 시스템을 설계하고 구현한다. 제안된 시스템은 인터넷 전송뿐만 아니라 위성 채널을 통해 콘텐츠를 전송할 수 있도록 시스템을 구현하고 실시간 강의와 비실시간 강의의 콘텐츠를 모두 전송하도록 설계한다.

  • PDF

고속 샘플링 8bit 100MHz DAC 설계 (8bit 100MHz DAC design for high speed sampling)

  • 이훈기;최규훈
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2005년도 추계종합학술대회
    • /
    • pp.1241-1246
    • /
    • 2005
  • 본 장은 100MHz 수준의 고속 신호 샘플링을 위해 글리치 최소화 기법을 적용한 8비트 100MHz CMOS D/A 변환기 (Digital - to - Analog Converter : DAC) 회로를 제안한다. 제안하는 DAC는 0.35um Hynix CMOS 공정을 사용하여 설계 및 레이아웃을 하였으며, 응용되는 시스템의 속도, 해상도 및 면적 등의 사양을 고려하여 전류 모드 구조로 적용되었다. D/A 변환기의 선형 특성은 원래의 Spec. 과 유사하였으며, ${\pm}0.09LSB$ 정도의 DNL과 INL오차가 측정되었다. 제작된 칩 테스트 결과에 대한 오동작의 원인을 분석하였으며, 이를 통하여 칩 테스트를 위한 고려사항 등을 제안하였다.

  • PDF