• 정보처리학회논문지A
• /
• 제13A권5호
• /
• pp.413-420
• /
• 2006

대부분의 디지털 신호 처리기 (Digital Signal Processor)는 두 개 이상의 메모리 뱅크를 가지는 하버드 아키텍처 (Harvard architecture)를 지원한다. 다중 메모리 뱅크 중에서 하나는 프로그램용으로 나머지는 데이터용으로 사용하여 프로세서가 한 명령어 사이클에 메모리의 여러 데이터에 동시 접근을 가능하게 한다. 이전 연구에서 우리는 다중 메모리 뱅크에 효율적으로 데이터를 할당하는 방법에 대하여 논하였다. 본 논문에서는 이전 연구의 확장으로 런타임 메모리의 최적화에 대한 우리의 최근 연구에 대하여 소개한다. 듀얼 데이터 메모리 뱅3(Dual Data Memory Bank)를 효율적으로 이용하기 위해 각 메모리 뱅크에 할당된 변수를 관리하기 위한 독립적인 두 개의 런타임 스택이 필요하다. 프로시저에 대한 두 메모리 뱅크의 활성화 레코드(Activation Record)의 크기는 각 메모리 뱅크에 할당된 변수의 개수가 일정하지 않기 때문에 다를 수 있다. 따라서 여러 개의 프로시저가 연속으로 호출될 때 두 개의 런타임 스택의 크기가 크게 달라질 수 있다. 이러한 두 메모리 뱅크 사이의 불균형은 하나의 메모리에 여유 공간이 있음에도 불구하고 다른 하나의 메모리 뱅크의 사용량이 온칩 메모리(on-chip memory)범위를 초과하는 원인이 될 수 있다. 본 논문에서는 온칩 메모리를 효율적으로 사용하기 위해 두 런타임 스택의 균형 맞추기를 시도했다. 본 논문에서 제안하는 알고리즘은 상대적으로 단순하지만 효율적으로 런타임 메모리를 사용할 수 있다는 것을 실험결과를 통해 보여주고 있다.

• 센서학회지
• /
• 제20권3호
• /
• pp.172-177
• /
• 2011

Finger patients can't use their hands because of the paralysis their fingers. Their fingers are recovered by rehabilitating training, and the rehabilitating extent can be judged by measuring the pressing force to be contacted with two fingers(thumb and first finger, thumb and middle finger, thumb and ring finger, thumb and little finger). At present, most hospitals have used a thin plastic-plate for measuring the two-finger grasping force, and we can only judge that they can grasp the plate with their two-finger through it, because the plate can't measure the two-finger grasping force. But, recently, the force measuring system for measuring two-finger grasping force was developed using three-axis force sensor, but it is very expensive, because it has a three-axis force sensor. In this paper, two-finger force measuring system with a one-axis force sensor which can measure two-finger grasping force was developed. The one-axis force sensor was designed and fabricated, and the force measuring device was designed and manufactured using DSP(Digital Signal Processing). Also, the grasping force test of men was performed using the developed two-finger force measuring system, it was confirmed that the grasping forces of men were different according to grasping methods, and the system can be used for measuring two-finger grasping force.

• 한국통신학회논문지
• /
• 제33권12A호
• /
• pp.1172-1176
• /
• 2008

본 논문에서는 상용 DSP를 기반으로 하여 SDR용 스마트 안테나 시스템의 듀얼 모드 채널 카드를 구현하였다. SDR(Software Define Radio) 기술은 공통된 하드웨어 플랫폼에 소프트웨어를 다운로드하여 사용자가 원하는 모드로 재구성이 가능하게 하는 기술이다. 채널 카드는 고속 데이터 전송을 위한 차세대 이동통신 방식인 WiBro(Wireless Broadband)와 HSDPA(High Speed Downlink Packet Access) 통신 모드를 지원하며, 스마트 안테나 기술이 적용된 듀얼 모드 기지국 시스템의 핵심인 모뎀 카드로 사용된다. 본 논문에서는 WiBro 시스템과 HSDPA 시스템으로 구현된 채널 카드의 구조를 설명하고, 구현된 채널 카드의 성능 검증을 위해 상용 통신 규격인 WiBro와 HSDPA시스템에서의 성능을 알아본다.

• 대한전자공학회논문지SP
• /
• 제37권5호
• /
• pp.94-104
• /
• 2000

차량 충돌 경보용 레이더 시스템의 개발에 있어 표적 추적의 정확도와 신뢰도는 매우 중요한 요소이다. 여러 표적을 동시에 추적할 때 중요한 것은 표적과 측정치와의 데이터 연관(data association) 이며, 부적절한 측정치가 어느 표적과 연관되면 그 표적은 트랙을 벗어나 추적능력을 잃어버릴 수 있고 심지어 다른 표적의 추적에도 영향을 줄 수 있다 지금까지 발표된 대부분의 데이터 연관 필터들은 근접하여 이동하는 표적들의 경우 이와 같은 문제점을 보여왔다 따라서, 현재 개발되고 있는 많은 알고리즘들은 이러한 데이터 연 관 문제의 해결에 초점을 맞추고 있다 본 논문에서는 순서통계(order statistics)를 이용한 새로운 다중 표적의 데이터 연관 방법에 대하여 서술하고자 한다 OSPDA와 OSJPDA로 불리는 제안된 방법은 각각 PDA 필터 또는 JPDA 필터에서 계산된 연관 확률을 이용하며 이 연관 확률을 결정 논리(dicision logic)에 의한 가중치로 함수화 하여 표적과 측정치 사이에 최적 혹은 최적 근처의(near optimal) 데이터 연관이 가능하도록 한 것이다 시뮬레이션 결과를 통해, 제안한 방법은 기존의 NN 필터, PDA 필터, 그리고 JPDA 필터의 성능과 비교 분석되었으며, 그 결과 제안한 OSPDA, OSJPDA 필터는 PDA, JPDA 필터보다 추적 정확도에 대해 각각 약 18%, 19% 이상으로 성능이 향상됨을 확인하였다 제안한 방법은 CAN을 통해 차량 엔진 등의 ECU와 통신하도록 개발된 DSP 보드를 이용하여 구현되었다

• 한국전자파학회논문지
• /
• 제17권8호
• /
• pp.773-787
• /
• 2006

비행체 탑재 레이다는 민군 겸용으로 기상에 관계없이 전천후로 비행체의 안전 항행, 임무 감시, 사격 통제, 충돌 회피, 이착륙 등 비행에 필수적인 항공 전자 장치이다. 본 논문에서는 헬기 탑재 다중 모드 X-밴드 펄스 도플러 레이다 시험 모델의 설계, 제작 및 비행 시험 결과를 제시한다. 레이다 시스템은 안테나부, 송수신부, 신호처리부와 전시부의 4개의 LRU로 구성되며, 개발 기술은 평판 슬롯 배열 안테나, TWTA 송신기, coherent I/Q detector, 디지털 펄스 압축, MTI, DSP 기반 도플러 FFT 필터, 적응 CFAR, 도플러 추정보상 기법, 비행 안정화 및 TWS 추적 처리기를 포함한다. 개발된 레이다 시스템의 설계 성능은 다양한 지상 고정 및 이동 시험과 헬기 탑재 비행 시험을 통하여 이동 비행체 이동 클러터 보상과 MTD 성능을 확인하였다.

• 한국전자파학회논문지
• /
• 제21권8호
• /
• pp.857-864
• /
• 2010

본 논문에서는 LINC(LInear amplification with Nonlinear Component) 시스템의 두 경로 간의 이득 및 위상 오차의 발생에 의한 신호 왜곡을 분석하고, 이를 기반으로 생성한 LUT(Look Up Table)를 활용하여 효율적으로 경로 오차를 제거하는 기법을 제안한다. LINC 시스템은 Outphasing 기법을 활용하기 때문에 경로 오차에 의한 EVM (Error Vector Magnitude) 및 ACPR(Adjacent Channel Power Ratio)의 성능 저하가 커진다. 이득 오차, 위상 오차를 두 개의 변수로 하여 EVM과 ACPR을 구하는 방법을 도출하였다. 도출한 방법을 기반으로 EVM, ACPR에 관한 2차원 LUT를 생성하고, 파일럿 신호 없이 효율적으로 경로 오차를 도출하는 기법을 제안하였다. DSP(Digital Signal Processing) 기반의 경로 보상기를 포함한 LINC 시스템을 구축하고 성능을 검증하였다. 대역폭 1.5 MHz, 4.7 dB의 PAPR(Peak to Average Power Ratio)을 갖는 16QAM 신호에 대하여 보상 전에 경로 간 95 %의 이득 비율과 $19.33^{\circ}$의 위상 지연을 가지고 있는 LINC 시스템에 대하여 제안된 기법을 적용한 경우, 경로 간 이득 비율은 99 % 이상, 위상 지연 값은 $0.5^{\circ}$ 이하로 보정되었으며, ACPR은 18.1 dB 향상됨을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.447-458
• /
• 2003

고속동작을 하는 곱셈기는 DSP의 기본 블록 설계에 있어서 필수적이다. 전형적으로 신호처리분야에 있어서 반복 알고리듬은 다량의 곱셈연산을 필요로 하고, 이 곱셈연산을 첨가하고 실행하는데 사용된다. 본 논문은 32×32-b RST를 적용한 병렬 구조 곱셈기의 매크로 블록을 제시한다. Tree part의 속도를 향상시키기 위해 변형된 부분곱 발생 방법이 구조레벨에서 고안되었다. 이것은 4 레벨을 압축된 3 레벨로 줄였고, 4-2 압축기를 사용한 월리스 트리 구조에서도 지연시간을 감소시켰다. 또한, tree part가 CSA tree를 생성하기 위한 4개의 모듈러 블록과 결합이 되게 하였다. 그러므로 곱셈기 구조는 부스 셀렉터, 압축기, 새로운 부분곱 발생기(MPPG : Modified Partial Product Generator)로 구성된 같은 모듈에 규칙적으로 레이아웃 될 수 있다. 회로레벨에서 적은 트랜지스터 수와 엔코더로 구성된 새로운 부스 셀렉터가 제안되었다. 부스셀렉터에서의 트랜지스터 수의 감소는 전체 트랜지스터 수에 큰 영향을 끼친다. 설계된 셀렉터에는 9개의 PTL(Pass Transistor Logic)을 사용한다. 이것은 일반적인 트랜지스터 수의 감소와 비교했을 때 50% 줄인 것이다. 단일폴리, 5중금속, 2.5V, 0.25㎛ CMOS공정을 사용하여 설계하고, Hspice와 Epic으로 검증하였다. 지연시간은 4.2㎱, 평균 전력소모는1.81㎽/㎒이다. 이 결과들은 발표된 성능이 우수한 일반적인 곱셈기보다도 성능이 우수하다.

• 정보처리학회논문지A
• /
• 제13A권4호
• /
• pp.275-288
• /
• 2006

빠른 디자인 공간 탐색 (Design space exploration)은 응용 프로그램의 동작을 구현하기 위한 임베디드 시스템을 디자인하는데 매우 중요하다. Time-to-market이 디자인의 주관심사가 되어감에 따라 ASIP(Application specific instruction-set processor)에 기반한 접근 방식이 디자인 방법론적으로 중요한 대안이 되고 있다. 이러한 접근 방식에서는 타깃 프로세서의 ISA(Instruction set architecture)를 코드 크기와 실행 속도 측면에서 응용 프로그램에 가장 적합하도록 변경한다. 본 논문의 목적은 우리의 새로운 재겨냥성 컴파일러를 소개하고, 많이 알려진 디지털 신호 처리용 응용 프로그램을 위한 ASIP 기반 디자인 공간 탐색에서 컴파일러가 어떻게 활용될 수 있는지 설명하고자 하는 것이다. 새롭게 개발된 재겨냥성 컴파일러는 이전의 재겨냥성 컴파일러의 기능을 제공할 뿐만 아니라 application 프로그램의 특징을 시각화하고 application 프로그램의 프로파일된 결과를 제공하므로 application의 성능을 증가시키기 위해 어떤 명령어들을 넣어야 하는지를 결정하는데 도움을 준다. 재겨냥성 컴파일러의 ADL(Architecture description language)를 이용하여 타깃 프로세서의 초기 RISC-style ISA을 기술하고, 컴파일러가 응용 프로그램을 위한 어셈블리 코드를 더 최적화할 수 있도록 응용 프로그램에 특화된 명령어를 ISA에 점진적으로 추가해 나간다. AC3 오디오 codec을 위한 실험 결과로부터 우리는 32%의 성능 증가와 20%의 프로그램 크기 감소를 얻을 수 있는 6개의 새로운 특화 명령어를 빠르게 찾을 수 있었다. 따라서 우리는 고성능의 재겨냥성 컴파일러는 특정 응용 프로그램을 위한 새로운 ASIP의 빠른 디자인을 하기 위한 중요한 핵심이라는 것을 확인할 수 있었다.