Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A 32${\times}$32-b Multiplier Using a New Method to Reduce a Compression Level of Partial Products

부분곱 압축단을 줄인 32${\times}$32 비트 곱셈기

  • 홍상민 (삼성전자) ;
  • 김병민 (라이온텍) ;
  • 정인호 (충북대학교 전자공학과) ;
  • 조태원 (충북대학교 전자공학부 및 컴퓨터 정보통신연구소)
  • Published : 2003.06.01
Download PDF
⟨ Previous Next ⟩

Abstract

A high speed multiplier is essential basic building block for digital signal processors today. Typically iterative algorithms in Signal processing applications are realized which need a large number of multiply, add and accumulate operations. This paper describes a macro block of a parallel structured multiplier which has adopted a 32$\times$32-b regularly structured tree (RST). To improve the speed of the tree part, modified partial product generation method has been devised at architecture level. This reduces the 4 levels of compression stage to 3 levels, and propagation delay in Wallace tree structure by utilizing 4-2 compressor as well. Furthermore, this enables tree part to be combined with four modular block to construct a CSA tree (carry save adder tree). Therefore, combined with four modular block to construct a CSA tree (carry save adder tree). Therefore, multiplier architecture can be regularly laid out with same modules composed of Booth selectors, compressors and Modified Partial Product Generators (MPPG). At the circuit level new Booth selector with less transistors and encoder are proposed. The reduction in the number of transistors in Booth selector has a greater impact on the total transistor count. The transistor count of designed selector is 9 using PTL(Pass Transistor Logic). This reduces the transistor count by 50% as compared with that of the conventional one. The designed multiplier in 0.25${\mu}{\textrm}{m}$ technology, 2.5V, 1-poly and 5-metal CMOS process is simulated by Hspice and Epic. Delay is 4.2㎱ and average power consumes 1.81㎽/MHz. This result is far better than conventional multiplier with equal or better than the best one published.

고속동작을 하는 곱셈기는 DSP의 기본 블록 설계에 있어서 필수적이다. 전형적으로 신호처리분야에 있어서 반복 알고리듬은 다량의 곱셈연산을 필요로 하고, 이 곱셈연산을 첨가하고 실행하는데 사용된다. 본 논문은 32×32-b RST를 적용한 병렬 구조 곱셈기의 매크로 블록을 제시한다. Tree part의 속도를 향상시키기 위해 변형된 부분곱 발생 방법이 구조레벨에서 고안되었다. 이것은 4 레벨을 압축된 3 레벨로 줄였고, 4-2 압축기를 사용한 월리스 트리 구조에서도 지연시간을 감소시켰다. 또한, tree part가 CSA tree를 생성하기 위한 4개의 모듈러 블록과 결합이 되게 하였다. 그러므로 곱셈기 구조는 부스 셀렉터, 압축기, 새로운 부분곱 발생기(MPPG : Modified Partial Product Generator)로 구성된 같은 모듈에 규칙적으로 레이아웃 될 수 있다. 회로레벨에서 적은 트랜지스터 수와 엔코더로 구성된 새로운 부스 셀렉터가 제안되었다. 부스셀렉터에서의 트랜지스터 수의 감소는 전체 트랜지스터 수에 큰 영향을 끼친다. 설계된 셀렉터에는 9개의 PTL(Pass Transistor Logic)을 사용한다. 이것은 일반적인 트랜지스터 수의 감소와 비교했을 때 50% 줄인 것이다. 단일폴리, 5중금속, 2.5V, 0.25㎛ CMOS공정을 사용하여 설계하고, Hspice와 Epic으로 검증하였다. 지연시간은 4.2㎱, 평균 전력소모는1.81㎽/㎒이다. 이 결과들은 발표된 성능이 우수한 일반적인 곱셈기보다도 성능이 우수하다.

Keywords

References

  1. Akilesh Parameswar, H. Hura and T. Sakural, 'A Swing Restored Pass-Transistor Logic-Based Multiply and Accumulate Circuit for Multimedia Applications,' IEEE Journal of Solid-State Circuits, vol. 31, no. 6, pp. 804-809, Jun. 1996 https://doi.org/10.1109/4.509866
  2. Norio Ohkubo et al., 'A 4.4ns CMOS $54{times}54-b$ multiplier using pass-transistor multiplexer,' IEEE Journal of Solid-State Circuits, vol. 30, no. 3, pp. 251-257, Mar. 1995 https://doi.org/10.1109/4.364439
  3. Gensuko Goto et al., 'A 4.1-ns compact $54{times}54-b$-b multiplier utilizing sign-select booth encoders,' IEEE Journal of Solid-State Circuits, vol. 32, no. 11, pp. 1676-1682, Nov. 1997 https://doi.org/10.1109/4.641687
  4. Vojin G. Oklobdzija and D. Villerger, 'Improving Multiplier Design by Using Improved Column Compression Tree and Optimized Final Adder in CMOS Technology,' IEEE Transactions on VLSI Systems, vol. 3, no. 2, pp. 292-301, Jun. 1995 https://doi.org/10.1109/92.386228
  5. T. P. Kelliber, R. M. Owens, M. J. Irwin and T. T. Hwang, 'ELM-A Fast Addition Algorithm Discovered by a Program,' IEEE Transactions on Computers, vol. 41, no. 9, Sep. 1992 https://doi.org/10.1109/12.165399
  6. 김문수, 유범선, 강성현, 이중석, 조태원, '하이브리드 로직 스타일을 이용한 저전력 ELM 덧셈기 설계,' 전자공학회 논문지, 제 35권 C편, 제 6호, pp. 389-396, 1998
  7. 유범선, 조태원, '가변 크기 셀을 이용한 저전력 고속 16비트 ELM 가산기 설계,' 전자공학회 논문지, 제 35권 C편, 제 8호, pp. 637-645, 1998
  8. 유범선, 이기영, 조태원, '글리치 감소를 통한 저전력 16비트 ELM 덧셈기 구현,' 전자공학회 논문지, 제 36권 C편, 제 5호, pp. 346-355, 1999
  9. Beom Seon Ryu, Hyoung Sok Oh, Kihak Shim, Kie Young Lee and Tae Won Cho, 'Multi-level Approaches to Low Power 16 bits ALU Desing,' IEEE Asia Pacific Conference on ASICs, pp. 158-161, 1999 https://doi.org/10.1109/APASIC.1999.824052
  10. Sung Mo Kang, Yusuf Leblebici, CMOS Digital Integrated Circuits : Analysis and Design, McGraw Hill, pp. 322-340, 1996
  11. Masato Nagamatsu, 'A 15-ns 32${\times}$32-b CMOS Multiplier with an Improved Parallel Stucture,' IEEE Journal of Solid-State Circuits, vol. 25, no. 2, April 1990 https://doi.org/10.1109/4.52175
  12. IEEE Journal of Solid-State Circuits v.25 no.2 A 15-ns 32×32-b CMOS Multiplier with an Improved Parallel Stucture Masato Nagamatsu