• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2004년도 제3회 정기총회 및 추계학술대회
• /
• pp.236-240
• /
• 2004

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.607-610
• /
• 2006

본 논문에서는 고속 주파수 도약과 높은 주파수 분해도 신호를 발생하는 디지털 주파수 합성기를 구현한다. 고속 주파수 도약과 미세한 도플러 주파수 보정을 위한 높은 주파수 분해도를 갖는 DDS 기술과 직접주파수 변환을 위한 광대역 PLL 기술을 적용하여 DVB-RCS 전송을 위한 전송 중간 주파수 신호를 직접 발생하는 주파수 합성기를 구현한다. $2.5\sim3.0GHz$ 대역의 500 MHz 사용 주파수 대역내에서 -50 dBc 이하의 스퓨리어스 신호 억압을 제공하고, 0.233 Hz의 세밀한 주파수 분해도와 125 ns 이하의 고속 주파수 도약 특성을 갖는 DFS구조를 갖는다. 또한 제작된 DFS는 광대역 사용주파수 영역에서 3 dB 이내의 이득 평탄도를 나타내었으며, 위상잡음은 1 KHz ???낵쩔【??? -75 dBc/Hz의 양호한 특성을 나타내었다.

• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.223-228
• /
• 2007

본 논문에서는 고속 주파수 도약과 높은 주파수 분해도 그리고 광역 주파수 신호를 발생하는 디지털 주파수 합성기를 설계하고 구현한다. 고속 주파수 도약과 미세한 도플러 주파수 보정을 위한 높은 주파수 분해도를 갖는 DDS 기술과 직접 주파수 변환을 위한 광대역 PLL 기술을 적용하여 DVB-RCS 전송을 위한 전송 중간 주파수 신호를 직접 발생하는 주파수 합성기를 구현한다. $2.5{\sim}3.0$ GHz 대역의 500 MHz 사용 주파수 대역내에서 -50 dBc 이하의 스퓨리어스 신호 억압을 제공하고, 0.233 Hz의 세밀한 주파수 분해도와 125 ns 이하의 고속 주파수 도약 특성을 갖는 DFS구조를 갖는다. 또한 제작된 DFS는 광대역 사용주파수 영역에서 3 dB 이내의 이득 평탄도를 나타내었으며, 위상잡음은 1 KHz ?낵쩔【? -75 dBc/Hz의 양호한 특성을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.36-42
• /
• 2008

본 논문은 광통신-시리얼 링크를 위한 40Gb/s 클록 및 데이터 복원 회로의 설계를 제안한다. 설계된 본 회로는 다중 위상을 생성하는 LC 탱크 PLL을 이용하여 8개의 샘플링 클록을 생성하고 $2{\times}$ 오버샘플링 구조의 뱅-뱅 위상 검출기를 이용하여 데이터와 클록의 위상을 조정한다. 40Gb/s의 입력 데이터가 샘플링을 거쳐서 1:4 디멀티플렉싱되어 4채널에 10Gb/s 출력으로 복원되는 구조로서 디지털과 아날로그의 전원을 분리하여 설계가 진행되었다. 인덕터를 사용하여 칩면적은 $2.8{\times}2.4mm^2$을 차지하고 전력소모는 약 200mW이다. 0.18um CMOS공정으로 칩 제작후 측정결과 채널당 악 9.5Gb/s 출력이 측정되었다(직렬입력 약 38Gb/s 해당).

• 한국통신학회논문지
• /
• 제23권4호
• /
• pp.1100-1112
• /
• 1998

본 연구에서 망동기 시스템의 동기 기준 클럭과 시스템 클럭간에 발생하는 위상 오차를 최소화하기 위한 새로운 위상 오차 검출방식이 제안되었고 이 방식을 디지털 처리 위상 동기 루프(digital processing phase locked loop:DP-PLL) 시스템에 적용하였다. 두 클럭간에 발생하는 위상 오차는 지연된 n-탭 상승 에지 클럭으로 구성한 위상 오차 검출기에 의해 위상 오차 변이 (PEV:Phase Error Variation)로 출력된다. 위상 오차 변이는 5ns해상도로 검출되며 검출된 위상 오차 변이는 알고리즘에 의해 최적의 D/A변환기 계수를 추적하면서 위상 동기를 유지한다. 실험결과 위상 검출기는 빠르고 정확한 위상 추적 특성을 갖고 있으며 루프제어 알고리즘은 우수한 지터 억압 특성을 나타내었다.

• 대한전자공학회논문지TC
• /
• 제38권4호
• /
• pp.18-26
• /
• 2001

본 논문에서는 극성 판단(Polarity Decision) PD를 이용하여 모드 변환과 루프이득(Loop Gain)의 변환시점을 자동적으로 검출해 주는 ATC(Automatic Transfer mode Control)알고리즘을 설계하고 모드 전환시 안정적으로 주파수 오프셋을 추정하는 평균방식 Gear-shift PLL을 설계하였다. 제안하는 모드 전환 시점 검출 알고리즘인 ATC 알고리즘은 종전의 QPSK방식에 적용되던 Lock Detector 알고리즘보다 구현이 매우 간단하며 정확하게 모드 전환시점을 검출한다. 또한 Shift Register에 저장했던 주파수 추정 값들을 평균하는 평균전환방식은 모드 전환시 낮은 주파수 추정 에러값으로 다음 모드에서의 빠른 추적 성능을 가능하게 한다. 본 논문에서 제안하는 알고리즘은 적은 회로 면적과 고속 처리가 가능하도록 설계되어 ASIC 설계에 매우 유용하다. 아울러 본 논문에서는 극성판단 PD를 적용하여 위상 포착 및 추적 성능평가를 수행하고 성좌도(constellation)를 각 모드별로 분석하였다.

• 한국정보통신학회논문지
• /
• 제25권5호
• /
• pp.677-684
• /
• 2021

본 논문은 절대 시간 측정 가능한 시간 디지털 변환기에 대한 논문으로 제안하는 시간 디지털 변환기는 0.18-um CMOS 공정을 이용하여 설계 되었고 IC로 제작하여 검증하였다. 설계된 시간 디지털 변환기는 라이다 시스템에 적용하기 위하여 긴 측정시간과 절대적인 50ps를 측정할 수 있어야하는데 위상고정루프의 625MHz 클록을 기준클록으로 사용하기 때문에 절대시간의 측정이 가능하며 디지털 보정회로를 이용하여 어떤 상황에서 든 50ps의 분해능을 가질 수 있다. 기준클록을 카운터하여 큰 시간 단위의 측정을 할 수 있어 최대 800ns의 시간이 측정가능하고 딜레이 체인을 이용하여 정밀한 시간 값을 측정 할 수 있다. 결과적으로 제작된 시간 디지털 변환기는 50ps 단위로 시간을 측정할 수 있는데 최대 오차는 INL 0.8-LSB정도이며 1.8V 인가전압에 전력 소모는 약 70mW 정도이다.

• 한국통신학회논문지
• /
• 제38A권3호
• /
• pp.217-223
• /
• 2013

디지털 역 지향성 안테나 시스템은 사전 정보 없이 입사된 신호의 위상을 추적하고 위상을 반대로 돌려 수신된 방향으로 재전송을 할 수 있는 시스템으로써 아날로그 역 지향성 안테나와 비교하여 수정과 업그레이드가 쉽다는 장점이 있다. 이러한 특성으로 디지털 역 지향성 안테나는 고속 이동체 환경에서의 빠른 빔 추적이 가능할 것이다. 먼저 본 논문에서는 위상을 추정하는 디지털 PLL 하나를 통하여 각각의 array마다 수신된 신호의 지연된 위상을 찾는 디지털 역지향성 배역 안테나 시스템을 설계하며 array 개수에 따른 성능을 확인, 분석하였다. 또한 실제 통신에서는 기저대역 스펙트럼을 반송파로 특정 대역으로 천이 시켜 신호를 송수신 하므로 신호를 전송할 때에 반송파를 실어 보내며 수신할 때에 기저대역으로 다시 복조 후 지연된 위상을 정확하고 신속하게 찾는지 확인 평가하였다. 안테나의 array개수가 늘어나면 이득이 생겨 성능이 더 좋아지며 시뮬링크를 통한 시뮬레이션 상에서는 반송파에 따라서는 성능에 아무런 영향이 없음을 확인하였다.

• 한국통신학회논문지
• /
• 제38A권2호
• /
• pp.209-216
• /
• 2013

본 논문에서는 저전력 고품질의 60GHz 대역 무선 통신을 위한 디지털 역지향성 안테나 시스템의 설계와 성능을 분석하였다. 디지털 역지향성 안테나는 수신된 방향에 대한 정보 없이 자동적으로 빔을 신호원 방향으로 생성할 수 있다. 제안된 시스템은 신호원 방향으로 빔을 형성하여 간섭 신호를 감소시키고 SINR 을 향상시킴으로써 저전력 통신이 가능하다. 초고속 통신을 위해서 60GHz 와 같은 밀리미터파 대역에서 통신을 할 경우 주파수 오프셋이 심하게 발생된다. 본 논문에서는 디지털 PLL 을 사용하여 주파수 오프셋에 강한 시스템을 설계하였다. 또한, 안테나 수에 따른 빔 성능 및 디지털 역지향성 안테나의 위상 공액 기법을 사용한 경우에 대해서 주파수 오프셋을 고려하여 성능을 분석하였다.

• 융합신호처리학회논문지
• /
• 제15권4호
• /
• pp.169-175
• /
• 2014

NG-SDH 시스템은 광케이블 통하여 연결된 네트워크이다. 네트워크 동기제어기는 광전송시스템에서 데이터 동기에서 필수적이다. 본 논문에서 SOPC(system on a programmable chip) 설계 기술을 활용하여 네트워크 동기제어기를 설계한다. 설계를 위해 Altera사의 FPGA를 활용하고, FPGA안에는 32Bit CPU, DPRAM(dual port ram), 디지털 입출력포트, 송신 및 수신 프레이머, 위상차 검출기 등이 포함되어있다. 설계된 네트워크 동기제어기는 ITU-T G. 813에서 권고하는 동기기준(일시적인 응답에서의 MTIE, 원더 특성시 MTIE 및 TDEV, Holdover시 MTIE)을 만족함을 확인할 수 있다.