• 전자공학회논문지CI
• /
• 제45권2호
• /
• pp.1-9
• /
• 2008

휴대폰에서 보안 필요성이 증가함에 따라 개인 인증을 위하여 홍채, 지문, 얼굴과 같은 단일 생체 정보를 이용한 많은 연구들이 진행되었으나 단일 생체 인식에서는 인식 정확도에 한계가 있었다. 따라서 본 논문에서는 휴대폰 환경에서 고 인식율을 위해 얼굴과 홍채를 결합하는 방법에 대해 제안한다. 본 논문에서는 근적외선 조명과 근적외선 통과 필터를 부착한 휴대폰의 메가 픽셀 카메라를 사용하여 근적외선 얼굴 및 홍채 영상을 동시에 취득한 후, SVM(Support Vector Machine)을 기반으로 스코어 레벨에서 결합하였다. 또한, 저 연산의 로가리듬(Logarithm) 알고리즘을 사용한 얼굴 데이터의 조명 변화에 대한 정규화와 극 좌표계 변환 및 홍채 코드의 비트 이동 매칭에 의한 홍채 영역의 이동, 회전, 확대 및 축소에 대한 정규화를 통해 SVM의 분류 복잡도와 얼굴, 홍채 데이터의 본인 변화도를 최소화함으로써 인식 정확도를 향상시켰으며, 저 연산의 휴대폰 환경에서 정수혈 기반의 얼굴 및 홍채 인식 알고리즘을 사용하여 처리시간을 향상시켰다. 실험 결과, SVM을 사용한 인식의 정확성이 단일 생체(얼굴 또는 홍채), SUM, MAX, MIN 그리고 Weighted SUM을 사용하는 것보다 우수한 것을 알 수 있었다.

• 한국산학기술학회논문지
• /
• 제17권3호
• /
• pp.699-707
• /
• 2016

중앙처리장치를 중심으로 하는 각종 내장형 시스템은 현재 각종 산업에 매우 광범위하게 쓰이고 있다. 특히 사물인터넷 등의 deeply embedded (심층 내장형) 시스템은 저비용, 소면적, 저전력, 빠른 시장 출시, 높은 코드 밀도 등을 요구한다. 본 논문에서는 이러한 요구 조건을 만족시키는 중앙처리장치를 제안하고, 이를 중심으로 한 시스템온칩 플랫폼을 소개한다. 제안하는 중앙처리장치는 16 비트라는 짧은 명령어로만 이루어진 확장형 명령어 집합 구조를 갖고 있어 코드 밀도를 높일 수 있다. 그리고, 다중사이클 아키텍처, 카운터 기반 제어 장치, 가산기 공유 등을 통하여 로직 게이트가 차지하는 면적을 줄였다. 이 코어를 중심으로, 코프로세서, 명령어 캐시, 버스, 내부 메모리, 외장 메모리, 온칩디버거 및 주변 입출력 장치들로 이루어진 시스템온칩 플랫폼을 개발하였다. 개발된 시스템온칩 플랫폼은 변형된 하버드 구조를 갖고 있어, 메모리 접근 시 필요한 클락 사이클 수를 감소시킬 수 있었다. 코어를 포함한 시스템온칩 플랫폼은 상위 언어 수준과 어셈블리어 수준에서 모의실험 및 검증하였고, FPGA 프로토타이핑과 통합형 로직 분석 및 보드 수준 검증을 완료하였다. $0.18{\mu}m$ 디지털 CMOS 공정과 1.8V 공급 전압 하에서 ASIC 프론트-엔드 게이트 수준 로직 합성 결과, 50MHz 동작 주파수에서 중앙처리장치 코어의 논리 게이트 개수는 7700 수준이었다. 개발된 시스템온칩 플랫폼은 초소형 보드의 FPGA에 내장되어 사물인터넷 분야에 응용된다.

• 한국산학기술학회논문지
• /
• 제18권1호
• /
• pp.21-31
• /
• 2017

본 논문에서는 Zynq SoC 플랫폼을 사용하여 노이즈 영상의 경계선 검출 및 노이즈 감소를 위한 부분 재구성 시스템을 설계한다. 실시간 1080p 영상 시퀀스의 처리를 위한 높은 연산량을 제공하기 위해 재구성이 가능한 Programmable Logic 영역을 사용하고 하드웨어 필터를 구현한다. 또한 하드웨어 필터들은 부분 재구성 가능한 영역을 활용한 자동 재구성 기능을 통해 제한된 환경의 임베디드 시스템에서 더욱 더 효과적으로 하드웨어 자원 활용을 가능하게 한다. 주어진 한계점을 넘는 잡음을 포함한 입력 영상의 경우 적응적 노이즈 제거를 위한 필터링 연산을 하드웨어에 자동 재구성하여 수행함으로써 제안된 시스템은 향상된 경계선 검출 결과를 보여 주고 있다. 제안 하는 시스템을 사용하여 영상 시퀀스의 잡음 밀도에 따라 영상 처리 필터의 bitstream이 스스로 재구성 되었을 때 경계선 검출의 정확도에 대한 결과가 향상된 것을 (14~20배 PFOM) 구현 결과에서 보여 준다. 또한, ZyCAP을 사용하여 구현 한 경우 2.1배 빠르게 부분 재구성함을 확인하였다.

• 한국콘텐츠학회논문지
• /
• 제18권5호
• /
• pp.554-565
• /
• 2018

본 논문은 사이버공간에서의 개별화된 놀이문화가 지배적인 가운데, 대학청년들의 오프라인상의 공동체 놀이문화를 분석하면서 새로운 놀이문화의 창출 가능성을 모색하기 위한 연구이다. 사이버리아(cyberia)는 놀이의 생산자와 소비자가 소통하는 거대한 플랫폼을 제공하며 가상의 놀이 문화를 형성하고 있지만, 이 공간이 갖는 개별화와 탈신체화의 한계는 오프라인상의 현실화된 공동체적 놀이에 대한 필요와 당위성을 소환하고 있다. 본고는 대학 캠퍼스의 축제를 중심으로 한 공동체 놀이문화사속에서 최근 대학생들의 축제문화의 특징과 의미를 분석하고, 다양한 놀이이론을 적용하여 공동체놀이 기획안을 분석하였다. 2016-7년도 대학생들의 놀이기획안은 향수를 불러일으키는 '보드게임,' '게임을 통한 인생설계,' 그리고 철학적 성찰을 담은 실험극 등과 같이 문화산업 현장의 틈을 비집어 주체의 공간을 만들고자 하는 시도는 있으나, 대체로 청년놀이 문화사를 관통하는 현기증(일링크스)적 음주문화와 운(알레아), 모방(미미크리)이 결합한 파이디아(쾌락)의 원칙이 강하게 작동하는 문화적 특징을 보인다. 최근 신자유주의적 경쟁구도 하에서 청년들의 부정하고픈 현실은 놀이라는 비현실적 공간에서 현기증(음주문화)을 통해 경쟁구도의 무력화로 나타나며, 체험의 모방(미미크리)은 체현이 아닌 문화적 경계에서의 흉내 내기로 드러나는 경향을 보인다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.26-36
• /
• 2006

본 논문에서는 화소간의 상관관계를 이용한 CCD/CMOS 이미지 센서용 효율적인 색 보간 기법을 제안한다. 최근 각광받고 있는 CCD/CMOS 이미지 센서는 컬러 필터 배열(Color Filter Array)을 사용하기 때문에, 각 화소는 컬러 영상을 만들기 위한 3가지 색 채널 중 한 가지 채널만 갖고 있게 된다. 따라서 컬러 영상을 만들기 위해서는 색 보간 구조가 필요하다. 최근 제안되는 색 보간 기법은 보간된 영상의 품질 향상에만 주력하고 있는데 반해, 본 논문에서는 낮은 복잡도를 갖으면서 잘못된 색을 최소화하기 위한 방법을 제안한다. 제안된 색 보간 기법에서는 인접한 화소간의 상관관계를 이용하여, 현재 화소의 방향성을 결정할 때 이웃 화소의 방향성 정보를 이용하였다. 기존의 방향성을 고려한 색 보간 기법에 제안된 기법을 적용한 결과, 알고리즘의 종류에 따라 PSNR이 $0.09{\sim}0.47dB$ 향상되었고, 대부분의 잘못된 색(False color)을 최소화함으로써 색 보간된 컬러영상의 품질이 향상되었다. 제안된 색 보간 기법은 Verilog HDL 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 12K개였으며 5개의 라인 메모리가 사용되었다.

• 전자공학회논문지 IE
• /
• 제46권4호
• /
• pp.1-7
• /
• 2009

ITS와 ETC 기술은 새로운 도로의 건설 없이 교통 능률과 이동 안전성을 개선하는 것을 목표로 한다. 이를 실현하는 한 방법으로 요즘 DSRC가 각광을 받고 있다. 2007년 5월에 공표된 중국 DSRC 표준은 낮은 비트 전송율, 단문 메시지 그리고 단순한 MAC 제어를 가지고 있다. DSRC 시스템 사용자들은 전지 1개로 1년 이상의 긴 사용기간을 원한다. 본 논문에서는 초저전력 소비 구조의 SoC를 설계하고자 한다. 몇몇 디지털 논리 개념과 아날로그 전력 제어 논리가 전력 소비를 줄이기 위한 기법으로 사용되었다. SoC 동작 모드, 클럭 속도, 동작 전압 범위, 웨이크업 신호 검출기, 아날로그 비교기, 그리고 내부 전압 조정기(IVR)와 외부 전력 스위치(EPS)등이 설계된 블럭들이다. 시뮬레이션으로 확인한 SoC 전력 소비는 동작모드에서는 8.5mA@20Mhz, 0.9mA@1Mhz 이하이며, 전력 정지 모드에서는 5uA 이하였다. SoC는 2008년 8월에 설계를 완료하고, 2008년 11월에 $0.18{\mu}m$ CMOS공정으로 제작을 마쳤다.

• 한국통신학회논문지
• /
• 제27권7A호
• /
• pp.683-694
• /
• 2002

본 논문에서는 2D DWT(Discrete Wavelet Transform)를 이용하여 디지털 영상압축기를 FPGA에서 실시간 동작이 가능하도록 설계하였다. 구현된 웨이블릿을 이용한 영상압축기는 필터링을 수행하는 커널부와 양자화 및 허프만 코딩을 수행하는 양자화/허프만 코더부, 외부 메모리와의 인터페이스를 위한 메모리 제어부, A/D 컨버터로부터 영상을 받아들이기 위한 입력 인터페이스부, 불규칙적인 길이의 허브만 코드값을 32비트의 일정길이로 구성하는 출력 인터페이스부, 메모리와 커널사이 데이터를 정렬하는 메모리 커널 버퍼부, PCI와의 연결을 위한 PCI 입/출력부 그리고 그 밖에 타이밍을 맞추기 위한 여러 작은 모듈들로 구성된다. 열방향 읽기 동작을 행방향 읽기 동작으로 수행하기 위한 메모리 사상방식을 사용하여 외부 메모리에 영상을 저장하고 열방향의 수직 필터링 시 효율적으로 데이터를 메모리로부터 읽을 수 있게 한다. 전체적인 동작은 A/D 컨버터의 필드 신호에 동기하여 전체 하드웨어는 필드 단위로 파이프라인 동작을 하고 필드 단위의 동작은 DWT의 웨이블릿 필터링 레벨에 따라서 동작이 구분된다. 구현된 하드웨어는 APEX2KC EP20K600CB652-7의 FPGA 디바이스에서 11119(45%)개의 LAB와 28352(9％)개의 ESB를 사용하여 하나의 FPGA내에 사상될 수 있었고 부가적인 외부 회로의 필요없이 단일 칩으로써 웨이블릿을 이용한 영상압축을 수행할 수 있었다. 또한 33MHz의 속도에서 초당 30 프레임의 영상을 압축할 수 있어 실시간 영상 압축이 가능하였다.

• 전기전자학회논문지
• /
• 제26권3호
• /
• pp.422-429
• /
• 2022

조도센서 칩은 아날로그 회로의 트리밍이나 디지털 레지스터의 초기 값을 셋팅하기 위해 소용량의 eFuse(electrical Fuse) OTP(One-Time Programmable) 메모리 IP(Intellectual Property)를 필요로 한다. 본 논문에서는 1.8V LV(Low-Voltage) 로직 소자를 사용하지 않고 3.3V MV(Medium Voltage) 소자만 사용하여 128비트 eFuse OTP IP를 설계하였다. 3.3V 단일 MOS 소자로 설계한 eFuse OTP IP는 1.8V LV 소자의 gate oxide 마스크, NMOS와 PMOS의 LDD implant 마스크에 해당되는 총 3개의 마스크에 해당되는 공정비용을 줄일 수 있다. 그리고 1.8V voltage regulator 회로가 필요하지 않으므로 조도센서 칩 사이즈를 줄일 수 있다. 또한 조도센서 칩의 패키지 핀 수를 줄이기 위해 프로그램 전압인 VPGM 전압을 웨이퍼 테스트 동안 VPGM 패드를 통해 인가하고 패키징 이후는 PMOS 파워 스위칭 회로를 통해 VDD 전압을 인가하므로 패키지 핀 수를 줄일 수 있다.

• 한국음향학회지
• /
• 제41권5호
• /
• pp.507-517
• /
• 2022

광음향 현미경은 높은 공간 해상도와 높은 대조도를 갖는 영상을 제공할 수 있어 생명과학 연구와 의료응용에 있어 유용하다. 광음향 현미경은 레이저 펄스 송신 후 생체조직에서 발생하는 광음향 신호를 수신하여 영상을 구성한다. 일반적으로 광음향 신호의 크기는 작기 때문에, 고품질의 광음향 현미경 영상을 얻기 위해서는 고성능의 광학 및 음향 모듈과 더불어 신호 수신용 고성능 시스템이 필요하다. 그러나 대부분의 광음향 현미경 시스템은 광음향 신호의 수신, 증폭, 품질향상, 디지털화를 위해 여러 상용 장비의 조합으로 구성된다. 이러한 이유로 광음향 현미경은 부피가 클 수밖에 없으며, 최적의 성능을 제공하기 어렵다. 본 논문에서는 향상된 신호 대 잡음비와 대조도를 제공할 수 있는 광음향 수신 시스템의 구조를 제안하고 성능 평가 결과를 제시한다. 개발한 저잡음 광대역 광음향 신호 수신 시스템은 두개의 저잡음 증폭기, 두 개의 가변 이득 증폭기, 아날로그 필터, 아날로그 디지털 변환기, 그리고 디지털 제어 로직으로 구성되어 있다. 개발된 시스템의 영상 성능은 생체 모사 혈관 팬텀, 와이어 타겟 팬텀 영상 실험을 통하여 상용 신호수신 시스템의 성능과 비교하여 평가하였다. 영상 비교 실험을 통해 개발한 광음향 현미경 시스템이 상용 장비 보다 신호 대 잡음비는 6.7 dB 이상 높았고, 영상의 대조도는 3 dB 이상 높다는 것을 확인하였다.

• 대한핵의학회지
• /
• 제34권1호
• /
• pp.82-93
• /
• 2000

목적: 이 논문에서는 본 연구진이 개발한 소형 감마카메라 시스템에서 사용한 NaI(Tl)섬광결정-위치민감형 광전자증배관 검출기와 각 전자회로에서의 입 출력 신호특성을 조사하고, 시스템 개발을 위해 각 전자회로에서 결정한 변수들에 대하여 고찰하고자 한다. 대상 및 방법: 크기가 $60{\times}60{\times}6mm^3$인 NaI(Tl) 섬광결정을 위치민감형 광전자증배관에 접합하고, 저항 회로와 전치증폭기, 여러 가지 전자회로, 아날로그-디지털 변환기 그리고 개인용 컴퓨터를 이용하여 소형 감마카메라 시스템을 개발하였다. 섬광결정에서 검출된 신호들을 위치민감형 광전자증배관을 통하여 증폭한 후, 전하분할방법으로 34개의 교차된 양극채널 신호를 4개($X^+,\;X^-,\;Y^+,\;Y^-$) 위치신호로 출력시켰다. 출력된 신호를 전치증폭기와 층폭기를 사용하여 증폭 정형하였으며, 핵기기 모듈(nuclear instrument modules, NIMs)을 이용하여 위치신호와 트리거 신호를 처리하였고, 각 단계에서 신호특성을 분석 고찰하였다. 이 신호들을 아날로그-디지털 변환기와 앵거로직을 사용하여 처리한 후, 일반 개인용 컴퓨터에서 그래픽 프로그램을 이용하여 감마카메라 영상을 구현하였다. 결과: 연구에서 분석 고찰한 신호특성을 그림을 통하여 나타내었으며, 이러한 신호처리를 이용하여 개발한 감마카메라는 약 $8{\times}10^3$ counts/sec/${\mu}Ci$의 계수율을 보였다. 140 keV에 대하여 18% FWHM의 에너지 분해능과 X, Y 방향으로 각각 2.2, 2.3 mm FWHM의 내인성 위치 분해능을 나타내었다. 또한 평행구멍형 조준기를 장착한 상태에서 유방모형에 위치한 $2{\sim}7mm$ 직경의 방사능 분포를 정확하게 영상화할 수 있었다. 결론: 이 연구에서 개발한 소형 감마카메라 시스템을 구성하고 있는 각 전자회로에서 결정한 매개변수와 신호특성 고찰결과를 나타내었다. 이 신호처리 시스템 분석을 통하여 감마선 검출을 이용한 영상표현 기술을 확보할 수 있었으며, 소형 감마카메라 개발을 위한 간단한 신호처리 방법을 고안하여 제시하였다.