• 정보보호학회논문지
• /
• 제18권2호
• /
• pp.39-47
• /
• 2008

지금까지 제안된 많은 부채널 공격법(Side Channel Attack, SCA) 중 수집신호의 통계적 특성을 기반으로 하는 차분전력분석(Differential Power Analysis, DPA) 방법은 키를 해독하는 데 아주 효과적인 방법으로 알려져 있다. 그러나, 이 방법은 수집신호의 시간적인 동기 및 잡음에 따라 공격 성능에 상당한 영향을 받는다. 따라서 본 논문에서는 DPA에서 잡음에 의한 영향을 효과적으로 극복하는 새로운 방법을 제안하다. 제안된 방법의 성능은 DES 연산중인 마이크로 컨트롤러 칩의 전력소비 신호를 이용해서 기존 방식의 DPA와 시간 및 주파수 영역에서 비교한다. 실험을 통해 제안된 전처리 시스템의 성능 평가는 키 해독에 필요한 필요 평문의 수를 기준으로 계산할 경우, 기존의 방식과 비교하여 시간 영역에서 33%, 주파수 영역에서 50%의 성능이 개선되는 등 아주 우수한 결과를 보여주고 있다.

• 전자공학회논문지SC
• /
• 제37권1호
• /
• pp.40-48
• /
• 2000

저전압 저전력 신호 처리를 위한 새로운 바이폴라 선형 트랜스컨덕터와 이것을 이용한 연산 트랜스컨덕턴스 증폭기를 제안한다. 이 트랜스컨덕터는 이미터 디제네레이션 저항을 갖는 npn 차동쌍과 이 차동쌍에 직렬로 연결된 pnp 차동쌍으로 구성된다. 이 구성에서 넓은 선형성과 온도 안정성을 위해 pnp 차동쌍의 바이어스 전류는 npn 차동쌍의 출력 전류를 사용하고 있다. 제안한 OTA는 선형 트랜스컨덕터와 세 개의 전류 미러를 갖는 트랜스리니어 전류 셀로 구성된다. 제안된 트랜스컨덕터는 종래의 그것과 비교하였을 때 우수한 선형성과 저전압 저전력 특성을 갖는다. 실험 결과, 50 ${\mu}S$의 트랜스컨덕턴스를 갖는 트랜스컨덕턴스가 공급 전압 ${\pm}$3V에서 입력 전압 범위가 -2V에서 +2V 사이에 ${\pm}$0.06% 보다 작은 선형 오차를 갖는다. 전력 소비는 2.44 mW이다. 25 ${\mu}S$의 트랜스컨덕턴스를 갖는 OTA 시작품을 바이폴라 트렌지스터 어레이를 가지고 만들었다. OTA의 선형성은 제안한 트랜스컨덕터와 같다. OTA 회로는 또한 0.5 S/A의 감도로 바이어스 전류 변화에따라 4-디케이드(decade)에 걸쳐서 선형적인 트랜스컨덕턴스를 갖는다.

• ETRI Journal
• /
• 제30권2호
• /
• pp.315-325
• /
• 2008

In this paper, we first investigate the side channel analysis attack resistance of various FPGA hardware implementations of the ARIA block cipher. The analysis is performed on an FPGA test board dedicated to side channel attacks. Our results show that an unprotected implementation of ARIA allows one to recover the secret key with a low number of power or electromagnetic measurements. We also present a masking countermeasure and analyze its second-order side channel resistance by using various suitable preprocessing functions. Our experimental results clearly confirm that second-order differential side channel analysis attacks also remain a practical threat for masked hardware implementations of ARIA.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1999년도 전력전자학술대회 논문집
• /
• pp.218-221
• /
• 1999

We introduce the systematization design method using similarity theory which is profitable in the compatability, the reduction of construction time and price. The design method can make us predict the characteristic experiment for the magnitude we desire as the expression equation applied continuously. We can induce the design sample the user demand with the verification of the data on optimum design previously. Therefore, in case of designing and developing the products, systematization design method is very useful for the standardization of the developed goods, compatability, the reduction of construction time and price. In this paper, we presented the analogical algorithms of systematization design using similarity theory, design factors and processing method of the restriction factors. Also, we analyzed the output voltage in terms of input voltage and displacement as choosing a differential transformer as the model.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.353-354
• /
• 2015

요즘, 태양에너지를 이용하는 웨어러블 전자기기가 많이 개발되고 있다. 이런 기기들은 태양전지에 도달하는 태양빛이 달라질 때, 태양전지와 컨버터의 연결방법이 시스템 효율에 많은 영향을 끼친다. 그래서 이 연구에서 9개의 테스트 경우를 5개의 다른 태양전지와 컨버터 연결방법으로 가정하여 전체 시스템 효율을 계산하였다. 5개의 연결방법은 직렬, 병렬, cascaded 컨버터, differential power processing (DPP) 컨버터의 직렬, DPP 컨버터의 병렬연결이다. 9개의 테스트 경우에서, 태양전지에 태양빛이 균일하게 도달할 경우, 병렬연결과 DPP 컨버터의 병렬연결이 가장 높은 효율을 보여주었다. 하지만 태양빛이 불균일하게 도달할 경우, DPP 컨버터의 연결이 가장 높은 효율을 보여주었다. 컨버터의 효율을 85%로 가정하면 DPP 컨버터를 병렬로 연결했을 경우, 이상적 경우를 제외한 8개의 테스트 경우에서 전체 시스템의 평균 효율은 99.36%였다. (이 계산은 Maximum Power Point Tracking 손실을 포함하지 않았다.)

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2020년도 전력전자학술대회
• /
• pp.10-12
• /
• 2020

차동 전력 조절기 시스템은 PV 모듈의 부분 음영으로 인해 전체 발전량이 감소하는 현상을 방지하기 위해서 사용한다. 기존의 차동 전력 조절기는 PV 패널과 바이패스 다이오드를 연결하여 구성한 PV 스트링당 한 개의 전력변환 장치가 필요하므로, 전력변환 장치의 개수가 증가하고 전력 시스템의 설치비용이 증가한다. 본 논문에서는 복수의 스트링에 단일 전력변환장치를 사용할 수 있는 차동 전력 조절기 모듈의 구조와 동작 알고리즘을 제안한다. 차동 전력 조절기에 대한 동작 알고리즘을 통해 다양한 부분 음영 조건 시에도 기존의 직렬 연결방식이나 차동 전력 조절 방식에 비하여 최대 발전량을 유지할 수 있다. 제안하는 차동 전력 조절기의 동작 알고리즘은 Matlab/Simulink 시뮬레이션을 통해 성능을 검증하였다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권2호
• /
• pp.71-76
• /
• 2016

A controller area network (CAN) receiver measures differential voltage on a bus to determine the bus level. Since 3.3V transceivers generate the same differential voltage as 5V transceivers (usually ${\geq}1.5V$), all transceivers on the bus (regardless of supply voltage) can decipher the message. In fact, the other transceivers cannot even determine or show that there is anything different about the differential voltage levels. A new CMOS RC oscillator insensitive supply voltage for clock generation in a CAN transceiver was fabricated and tested to compensate for this drawback in CAN communication. The system consists of a symmetrical circuit for voltage and current switches, two capacitors, two comparators, and an RS flip-flop. The operational principle is similar to a bistable multivibrator but the oscillation frequency can also be controlled via a bias current and reference voltage. The chip test experimental results show that oscillation frequency and power dissipation are 500 kHz and 5.48 mW, respectively at a supply voltage of 3.3 V. The chip, chip area is $0.021mm^2$, is fabricated with $0.18{\mu}m$ CMOS technology from SK hynix.

• 융합신호처리학회논문지
• /
• 제12권4호
• /
• pp.291-297
• /
• 2011

본 논문에서는 DPCM 방식의 차동 양자화 기술 및 병렬 기법을 응용하여 새로운 ROM 압축방식을 사용한 고속의 저 전력 직접디지털 주파수 합성기를 제안하고 FPGA를 사용하여 설계 및 제작한다. ROM 크기를 줄이기 위해 사인파를 표본화하여 양자화된 값을 양자화 ROM(Quantized ROM : Q-ROM)에 저장하고 각 표본화 사이클 차동 양자화하여 차동 ROM(Differential ROM : D-ROM)에 저장한다. 또한 낮은 클럭에서 동작하는 위상 누적기를 병렬로 2개 연결하여 높은 주파수를 생성하는 위상-사인 변환기를 설계 및 제작한다. 이를 사용함으로써 67.5%의 ROM 사이즈를 감소시킬 수 있고 ROM의 크기를 줄여 전력 소모를 줄일 수 있을 뿐만 아니라 고속의 직접 디지털 주파수 합성기를 설계 및 제작할 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(4)
• /
• pp.70-73
• /
• 2000

The error diffusion is good for reproducing continuous image to binary image. However the reproduction of edge characteristics is weak in power spectrum analysis of display error. It is suggested for us an edge-enhanced error-diffusion method that is included pre-processing algorithm for edge characteristic enhancement. Pre-processing algorithm is organized horizontal and vertical directional 2nd order differential values and weighting function of pre-filter. The improved Error diffusion using pre-filter, presents a good results visually which edge characteristics is enhanced. The performance of the proposed algorithm is compared with that of the conventional edge-enhanced error diffusion by measuring the RAPSD of display error, the egde correlation and the local average accordance.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2017년도 춘계학술발표대회
• /
• pp.373-375
• /
• 2017

Side-channel attacks and in particular differential power analysis (DPA) attacks pose a serious threat to cryptographic implementations. One approach to counteract such attacks is cryptographic schemes based on fresh re-keying. In settings of pre-shared secret keys, such schemes render DPA attacks infeasible by deriving session keys and by ensuring that the attacker cannot collect side-channel leakage on the session key during cryptographic operations with different inputs. This paper present a study on rekeying approach against side channel attacks with current secure schemes and their rekeying functions.