• The Journal of the Korea institute of electronic communication sciences
• /
• v.19 no.2
• /
• pp.409-416
• /
• 2024

With the expansion of floating-point operation requirements for fast high-speed data signal processing and logic operations, the speed of the floating-point operation unit is the key to affect system operation. This paper studies the performance characteristics of different floating-point multiplier schemes, completes partial product compression in the form of carry and sum, and then uses a carry look-ahead adder to obtain the result. Intel Quartus II CAD tool is used for describing Verilog HDL and evaluating performance results of the floating point multipliers. Floating point multipliers are analyzed and compared based on area, speed, and power consumption. The FMAX of modified Booth encoding with Wallace tree is 33.96 Mhz, which is 2.04 times faster than the booth encoding, 1.62 times faster than the modified booth encoding, 1.04 times faster than the booth encoding with wallace tree. Furthermore, compared to modified booth encoding, the area of modified booth encoding with wallace tree is reduced by 24.88%, and power consumption of that is reduced by 2.5%.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.18 no.6
• /
• pp.863-870
• /
• 1993

A new methodology of multimedia data composition generated SRT(Synchronization Relation Tree) dynamically after user composing multimedia date by using high level user interface, and processes message passing protocols to adjust multimedia data temporal composition. In this paperl we propose SRT generating algorithm which transfer user defined timeline diagram to SRT dynamically. SRT generating algorithm is to use divide and conquer methodology and recurvise programming. And prove that it generates and type of multimedia date compositon to SRT.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• v.3 no.6
• /
• pp.647-666
• /
• 2009

Multiple-input multiple-output (MIMO) multiplexing is an attractive technology that increases the channel capacity without requiring additional spectral resources. The design of low complexity and high performance detection algorithms capable of accurately demultiplexing the transmitted signals is challenging. In this technical survey, we introduce the state-of-the-art MIMO detection techniques. These techniques are divided into three categories, viz. linear detection (LD), decision-feedback detection (DFD), and tree-search detection (TSD). Also, we introduce the lattice basis reduction techniques that obtain a more orthogonal channel matrix over which the detection is done. Detailed discussions on the advantages and drawbacks of each detection algorithm are also introduced. Furthermore, several recent author contributions related to MIMO detection are revisited throughout this survey.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10b
• /
• pp.424-426
• /
• 2004

웹 기술이 발달할수록 사회 전반의 패러다임 변화속도는 빨라지고, 사용자의 요구 사항과 웹 프로그램 내부의 복잡성은 증가한다. 또한 콘텐츠의 생명 주기는 짧아지고, 웹 프로그램의 구조 변경과 유지보수가 많아지게 된다. 따라서 동적인 변화에 빠르게 대처할 수 있는 웹 프로그램 기술이 더욱 요구되고 있다. XML은 계층적 구조를 갖고 있으면서도 구조적 변경이 가능하고, 다른 형태로의 변환이 용이하다. 본 논문에서는 이런 장점을 이용하여 개발 기간을 단축시킬 수 있는 방법의 하나로, XML을 기반으로 하는 웹 프로그램 개발 지원 서버를 이용해 쉽고 간편하게 웹 서버 프로그램을 개발하고, 유지보수 할 수 있도록 하는데 중점을 두고 웹 기반의 XML 트리를 설계하고 구현하였다. XML 트리는 파싱뿐만 아니라 계층적 구조를 이루고 있어 접근성이 우수하고, XML 스키마와 XML 스타일시트 작성에도 않은 도움을 줄 수 있을 것으로 기대된다.

• Annual Conference on Human and Language Technology
• /
• 1997.10a
• /
• pp.421-429
• /
• 1997

한국어 구문 트리 태깅 코퍼스는 한국어 문장의 구문 구조가 구문 트리 형태로 태깅된 코퍼스이다. 코퍼스 구축은 사람(annotator)에 의하여 수작업으로 이루어지므로, 많은 시간과 인력을 소모하는 작업이다. 그렇기 때문에 코퍼스 구축을 도와주는 구문 트리 태깅 워크벤치는 코퍼스 구축에 필수적인 요소이다. 본 논문에서는 대량의 구문 트리 태깅 코퍼스를 일관되고 빠르게 구축하기 위한 워크벤치 설계시의 고려 사항을 제시한다. 이러한 고려 사항을 기반으로, 다소 정확한 부분에 대한 태깅만을 수행하는 부분 구문 분석, 태깅한 결과에 대한 검증 과정인 일관성 검사, 편한 구문 트리 태깅을 고려한 사용자 인터페이스, 플랫폼 독립적인 구현 등과 같은 워크벤치의 실제 구현에 대하여 설명한다. 또한, 구문 트리 태깅 워크벤치의 앞으로의 연구 방향을 제시한다.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• v.4 no.1
• /
• pp.34-39
• /
• 2004

Huffman coding which has been used in many data compression algorithms is a popular data compression technique used to reduce statistical redundancy of a signal. It has been proposed that the Huffman algorithm can decode efficiently using characteristics of the Huffman tables and patterns of the Huffman codeword. We propose a new Huffman decoding algorithm which used a multi way tree search and present an efficient hardware implementation method. This algorithm has a small logic area and memory space and is optimized for high speed decoding. The proposed Huffman decoding algorithm can be applied for many multimedia systems such as MPEG audio decoder.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.913-915
• /
• 2002

비밀분산법은 하나의 비밀정보(secret)를 분산시켜 다수의 참가자(participant)들에게 공유시키고 필요시 허가된 참가자 부분집합만이 비밀을 복원할 수 있도록 하는 암호 프로토콜이다. 본 논문에서는 트리(tree) 형태의 계층 구조를 갖는 참가자들에게 적용할 수 있는 새로운 비밀분산법을 제안한다. 참가자들은 트리 상의 상위 레벨에 따라 비밀정보의 복원에 대한 우선권을 갖는다. 그러나 상위 레벨에 속하는 참가자들이 부재 시에는 하위 레벨에 속하는 자식 노드들에게 위임 티켓(delegation ticket)을 전송하여 비밀정보의 복원 권한을 위임할 수 있다. 이러한 위임 과정은 최상위 레벨인 루트부터 비밀정보를 복원하는데 참여 가능한 하위 레벨까지 순차적으로 수행될 수 있으므로, 제안하는 비밀분산법은 참가자들의 상황에 따라 동적인 접근구조(dynamic access structure)를 갖는다.

• Journal of information and communication convergence engineering
• /
• v.6 no.4
• /
• pp.383-390
• /
• 2008

Clock skew modeling is important in the performance evaluation and prediction of clock distribution network and it is one of the major constraints for high-speed operation of synchronous integrated circuits. In clock routing synthesis, it is necessary to reduce the clock skew under the specified skew bound, while minimizing the cost such as total wire length and delay. In this paper, a new efficient bounded clock skew routing method is described, which generalizes the well-known bounded skew tree method by allowing loops, i.e., link-edges can be inserted to a clock tree when they are beneficial to reduce the clock skew and/or the wire length. Furthermore, routing topology construction and wire sizing is used to reduce clock delay.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.19 no.2
• /
• pp.322-330
• /
• 1994

SIBs(Service Independent Building block) are defined in CCITT advanced intelligent network concept model for supporting various services in the future. This paper describes the protocol modeling and verification for basic call process SIB. For modeling, we use Petri Net and verify this modeling by analyzing reachability tree of Petri Net. Results of this paper should be used for design and implementation of basic call process SIB.

• Proceedings of the KIEE Conference
• /
• 1987.07b
• /
• pp.1492-1494
• /
• 1987

This paper describes a hardware architecture called Edge Painting Machine for real time generation of scan line images for raster scan graphics display. The Edge Painting Machine consists of Scanline Processor which converts polygon data sorted in their depth priority into a set of scan line commands for each scan line, and Edge Painting Tree which converts the scanline commands set into a raster line image. Edge painting tree has been designed using combinational logic circuit. The designed circuit has been simulated to verify the proper functioning. A salient feature of the EPT is that hardware composition is simple, because each processor is constituted by only combinational logic circuit.